发个DDR3布线

candid · 发表于 2012-11-27 17:50

看起来很给力啊

taizitaizi · 发表于 2012-11-27 23:55

wangjing 发表于 2012-11-7 13:27
" o3 u" |$ s# N6 w* P9 t. H7 o数据线和时钟线做等长，每片地址线等长。数据线和地址线不要求

时钟应该是和地址来等长的，而不是和数据

yaoxiao0302 · 发表于 2012-11-28 00:13

关于你这个ddr的地址等长，我一般情况是，设第一组地址等长，然后把正负片的t点等长，然后将桥和t点孔到ddr管脚做成等长，分别复制到其他的地方，我一般控制在5mil，这样总的加起来误差也没多少！希望对你有用！

yaoxiao0302 · 发表于 2012-11-28 00:18

另外问个问题，ddr的匹配电阻到cpu时，每一组的layout是否方式一样，比如，打孔换层，哪层线连接，因为这会通过过孔的stub影响长度，就算你控制再严格也会有不确定因素的，另外还要考虑打孔的寄生电感个电容的效果，不知道你有没有考虑过这个问题！

virgos · 发表于 2012-11-28 07:59

提示: 作者被禁止或删除内容自动屏蔽

w422625045 · 发表于 2012-11-28 09:36

不知道能不能给我也发一份brd呢？我很想学习下DDR方面的东西，以前没有接触过， 1348165057@qq.com，先承诺只为学习，不转发不外传

小枫哥 · 发表于 2012-11-30 15:53

弱弱的问一下，同一根地址线可以穿层走线么？比如从顶层穿到第三层，假如第二层是VDD层的话

yuzengshu · 发表于 2012-11-30 16:32

brd文件可以下载我有的

dqd7411 · 发表于 2012-11-30 17:29

哦，DM8168，TI的平台，楼主这次把DDR重新走，有一定的挑战，赞一个。楼主，你的板子实测情况怎么样呢？

feiyang_zc · 发表于 2012-12-1 19:46

板子漂亮啊。花了好久搞完？是一个人lay的？

风刃 · 发表于 2012-12-1 21:17

{:soso_e179:}

hukee · 发表于 2012-12-2 10:08

lz这是在分享呀，把知识分享，顶lz。

遗失的梦 · 发表于 2012-12-2 11:30

怎么边框那么大呀？？？

daoshuailx · 发表于 2012-12-2 15:24

很给力!高手啊

anjing200707 · 发表于 2012-12-2 17:50

光看图看不出什么来啊，下载下来观摩下试试。。。

帐号		自动登录	找回密码
密码			注册

virgos virgos 当前离线积分 153 头像被屏蔽该用户从未签到	125^# 发表于 2012-11-28 07:59 \| 只看该作者提示: 作者被禁止或删除内容自动屏蔽
virgos virgos 当前离线积分 153 头像被屏蔽该用户从未签到	下载资料威望不够？点击查看获取威望的N种方法>>
	回复支持反对举报

推荐内容 /1