该用户从未签到
下载资料威望不够?点击查看获取威望的N种方法>>
举报
wangjing 发表于 2012-11-7 13:27 + q: U* O8 x# R5 a数据线和时钟线做等长,每片地址线等长。数据线和地址线不要求
wplian2188 发表于 2012-11-8 18:12 " L/ g9 S# k$ k. X2 v 谢谢楼主的无私分享,我现在正在学习DDR3,要是能够得到楼主的brd原文件的更好!我的邮箱是: 谢谢!
chenyuyu 发表于 2012-11-8 16:06 4 P! w/ \, k0 s- g0 j ddr3?
DIA3BLO 发表于 2012-11-9 13:30 * v7 B" v; u* H0 Z LGA1366!X58主板!
1-6.jpg (21.79 KB, 下载次数: 40)
下载附件 保存到相册
叠层
2012-11-9 14:10 上传
DDR3-ART4.jpg (82.54 KB, 下载次数: 41)
4层
DDR3-bot.jpg (139.67 KB, 下载次数: 39)
BOT
DDR3-TOP.jpg (116.82 KB, 下载次数: 39)
TOP
POWER3-ADD.jpg (107.95 KB, 下载次数: 42)
POWER
vincent_xiao 发表于 2012-11-9 14:13 ' h3 {# V6 T4 o) Z/ y" E; r6层同样布局类型的DDR3,上传来给大家看看.接受评议~~~
wangjing 发表于 2012-11-9 14:21 / p3 y. N) h) F T型?
vincent_xiao 发表于 2012-11-9 14:33 % l( x9 f: Q" S( C, d 4片SDRAM,每二片时钟各自独立,ADD是4片互连,所以采用T型方式走线方式比较好做等长,有没更好的建议.... ...
wangjing 发表于 2012-11-9 14:54 " c; D1 ]% Y; A0 A( n! \ 那并联终端电阻是两边都放了?
本版积分规则 发表回复 回帖后跳转到最后一页
查看 »
关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )
GMT+8, 2025-7-18 13:43 , Processed in 0.125000 second(s), 21 queries , Gzip On.
深圳市墨知创新科技有限公司
地址:深圳市南山区科技生态园2栋A座805 电话:19926409050