找回密码
 注册
关于网站域名变更的通知
楼主: wangjing
打印 上一主题 下一主题

发个DDR3布线

     关闭 [复制链接]

该用户从未签到

76#
发表于 2012-11-8 17:59 | 只看该作者
多谢!学习了

该用户从未签到

77#
发表于 2012-11-8 18:12 | 只看该作者
谢谢楼主的无私分享,我现在正在学习DDR3,要是能够得到楼主的brd原文件的更好!我的邮箱是:455537509@qq.com   谢谢!

该用户从未签到

78#
发表于 2012-11-8 18:17 | 只看该作者
不道德,发。。。

该用户从未签到

79#
发表于 2012-11-9 08:56 | 只看该作者
wangjing 发表于 2012-11-7 13:27 0 N. C( J. u. P
数据线和时钟线做等长,每片地址线等长。数据线和地址线不要求

3 y" w8 ]$ m( A' z* B数据线 跟时钟线等长 没搞错吧

该用户从未签到

80#
发表于 2012-11-9 09:09 | 只看该作者
研究研究,xinlai.nudt@gmail.com,谢谢楼主!

该用户从未签到

81#
发表于 2012-11-9 10:28 | 只看该作者
984673847@qq.com.  谢谢,

该用户从未签到

82#
 楼主| 发表于 2012-11-9 10:59 | 只看该作者
wplian2188 发表于 2012-11-8 18:12
0 M1 }# o# G, a% Y谢谢楼主的无私分享,我现在正在学习DDR3,要是能够得到楼主的brd原文件的更好!我的邮箱是:   谢谢!
: t5 c9 N* Z& ?" D
已上传ddr3部分的brd文件

该用户从未签到

83#
发表于 2012-11-9 13:30 | 只看该作者
chenyuyu 发表于 2012-11-8 16:06 & K0 P; C& A* v9 f8 a/ S# Z+ s
ddr3?
* M, y& o* f  k; O8 x/ f% [
LGA1366!X58主板!

该用户从未签到

84#
 楼主| 发表于 2012-11-9 14:07 | 只看该作者
DIA3BLO 发表于 2012-11-9 13:30
7 ^! f, h2 c/ v' _' n5 ULGA1366!X58主板!

6 {2 {; k6 i- ]是TI8168

该用户从未签到

85#
发表于 2012-11-9 14:13 | 只看该作者
本帖最后由 vincent_xiao 于 2012-11-9 14:14 编辑
$ N  I0 y: |' d8 p1 C6 F& Z9 h6 b, w) q: H1 w* {
6层同样布局类型的DDR3,上传来给大家看看.接受评议~~~{:soso__8961432591078930798_3:} # s. N, H$ A$ ?5 k: w( E

: t/ O: B" p! @$ n2 q" D/ I

该用户从未签到

86#
 楼主| 发表于 2012-11-9 14:21 | 只看该作者
vincent_xiao 发表于 2012-11-9 14:13 ' V. a" F) ?' z, p, H
6层同样布局类型的DDR3,上传来给大家看看.接受评议~~~
3 h: Z& ?8 _% t9 k4 W% H2 N& M6 d9 i
T型?

该用户从未签到

87#
发表于 2012-11-9 14:25 | 只看该作者
359354215@qq.com谢谢楼主

该用户从未签到

88#
发表于 2012-11-9 14:33 | 只看该作者
wangjing 发表于 2012-11-9 14:21
( v# D' Z/ F# S  ?; ~8 kT型?

4 S6 c, c, O1 G& F! D( L4片SDRAM,每二片时钟各自独立,ADD是4片互连,所以采用T型方式走线方式比较好做等长,有没更好的建议.....

该用户从未签到

89#
 楼主| 发表于 2012-11-9 14:54 | 只看该作者
vincent_xiao 发表于 2012-11-9 14:33 2 e7 T- z) T" w$ z& Y9 c' W/ W
4片SDRAM,每二片时钟各自独立,ADD是4片互连,所以采用T型方式走线方式比较好做等长,有没更好的建议.... ...
* }- S2 J4 m" `8 b+ p9 N3 T
那并联终端电阻是两边都放了?

该用户从未签到

90#
发表于 2012-11-9 15:00 | 只看该作者
wangjing 发表于 2012-11-9 14:54 3 @1 C0 n( w8 d. g! Z
那并联终端电阻是两边都放了?

, D# e. B- F) X. I# W没有用到并联终端电阻。好像DDR3大多都是不加并联终端电阻的吧,DDR2就要求一定要的。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-11-5 20:03 , Processed in 0.171875 second(s), 22 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表