找回密码
 注册
关于网站域名变更的通知
楼主: wangjing
打印 上一主题 下一主题

发个DDR3布线

     关闭 [复制链接]

该用户从未签到

76#
发表于 2012-11-8 17:59 | 只看该作者
多谢!学习了

该用户从未签到

77#
发表于 2012-11-8 18:12 | 只看该作者
谢谢楼主的无私分享,我现在正在学习DDR3,要是能够得到楼主的brd原文件的更好!我的邮箱是:455537509@qq.com   谢谢!

该用户从未签到

78#
发表于 2012-11-8 18:17 | 只看该作者
不道德,发。。。

该用户从未签到

79#
发表于 2012-11-9 08:56 | 只看该作者
wangjing 发表于 2012-11-7 13:27
+ q: U* O8 x# R5 a数据线和时钟线做等长,每片地址线等长。数据线和地址线不要求
; @0 R9 n. g9 p5 a
数据线 跟时钟线等长 没搞错吧

该用户从未签到

80#
发表于 2012-11-9 09:09 | 只看该作者
研究研究,xinlai.nudt@gmail.com,谢谢楼主!

该用户从未签到

81#
发表于 2012-11-9 10:28 | 只看该作者
984673847@qq.com.  谢谢,

该用户从未签到

82#
 楼主| 发表于 2012-11-9 10:59 | 只看该作者
wplian2188 发表于 2012-11-8 18:12 " L/ g9 S# k$ k. X2 v
谢谢楼主的无私分享,我现在正在学习DDR3,要是能够得到楼主的brd原文件的更好!我的邮箱是:   谢谢!
# M' J  M- z5 s+ _( c( m
已上传ddr3部分的brd文件

该用户从未签到

83#
发表于 2012-11-9 13:30 | 只看该作者
chenyuyu 发表于 2012-11-8 16:06 4 P! w/ \, k0 s- g0 j
ddr3?
0 |/ E) F6 ~2 y4 r; V
LGA1366!X58主板!

该用户从未签到

84#
 楼主| 发表于 2012-11-9 14:07 | 只看该作者
DIA3BLO 发表于 2012-11-9 13:30 * v7 B" v; u* H0 Z
LGA1366!X58主板!

- A% P8 A. S; L! Z' l是TI8168

该用户从未签到

85#
发表于 2012-11-9 14:13 | 只看该作者
本帖最后由 vincent_xiao 于 2012-11-9 14:14 编辑
( ~& V* E; {7 B8 n; h: F$ w
& A2 |1 p! o: F1 k0 O, D6层同样布局类型的DDR3,上传来给大家看看.接受评议~~~{:soso__8961432591078930798_3:} % [3 C1 U1 q. t5 e

: T9 K" v0 _. j& D! S' ^

该用户从未签到

86#
 楼主| 发表于 2012-11-9 14:21 | 只看该作者
vincent_xiao 发表于 2012-11-9 14:13
' h3 {# V6 T4 o) Z/ y" E; r6层同样布局类型的DDR3,上传来给大家看看.接受评议~~~

$ I8 [1 R# _! t/ D( [  b& zT型?

该用户从未签到

87#
发表于 2012-11-9 14:25 | 只看该作者
359354215@qq.com谢谢楼主

该用户从未签到

88#
发表于 2012-11-9 14:33 | 只看该作者
wangjing 发表于 2012-11-9 14:21 / p3 y. N) h) F
T型?

8 c: i7 ^5 M$ g5 e$ O7 Q: B4片SDRAM,每二片时钟各自独立,ADD是4片互连,所以采用T型方式走线方式比较好做等长,有没更好的建议.....

该用户从未签到

89#
 楼主| 发表于 2012-11-9 14:54 | 只看该作者
vincent_xiao 发表于 2012-11-9 14:33 % l( x9 f: Q" S( C, d
4片SDRAM,每二片时钟各自独立,ADD是4片互连,所以采用T型方式走线方式比较好做等长,有没更好的建议.... ...

' R6 `1 B( C, G  A2 Y那并联终端电阻是两边都放了?

该用户从未签到

90#
发表于 2012-11-9 15:00 | 只看该作者
wangjing 发表于 2012-11-9 14:54 " c; D1 ]% Y; A0 A( n! \
那并联终端电阻是两边都放了?
7 @0 t4 ^4 [# S  |) z$ m7 ?
没有用到并联终端电阻。好像DDR3大多都是不加并联终端电阻的吧,DDR2就要求一定要的。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-7-18 13:43 , Processed in 0.125000 second(s), 21 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表