[求助]DDR3 T型拓扑走线关系

kley

我们一直都是做T型拓扑，还没有做过菊花链的，一直都没有问题！

wanglan

学习下

pwj6323

kley 发表于 2012-11-29 09:49
' x8 N1 e0 B5 X我们一直都是做T型拓扑，还没有做过菊花链的，一直都没有问题！

DDR3如果需要跑更高的速率，需要走FLY-BY结构。且越多的负载器件，越适合走fly-by。
走fly-by结构主要是为了更有效的控制DDR3的阻抗连续，因为DDR3的时序可以更可靠地进行内部控制了。这种控制方式被称之为write/read leveling(读写时序矫整）

jimmy

pwj6323 发表于 2012-12-4 10:05
DDR3如果需要跑更高的速率，需要走FLY-BY结构。且越多的负载器件，越适合走fly-by。
( {% ~5 ~& ?5 {0 z7 S) ^" L* q7 L$ ?" [走fly-by结构主要是 ...

7 `6 l2 l5 k( _. h8 q' [6 `* f

316604579

之前一个朋友做DDR3的板，由于空间有限，我建议她走T型了   结果做出来的产品 跑不起来  悲催  

beyondoptic

如果负载少，比如2片或者4片是可以走T拓扑的，

" R5 K, M: P7 S, ^* i另外表底贴的可能走T点也比较好走点

# j: ~; E3 Y1 X* Z0 c当然所有的DDR3都首先建议走Fly-by结构。Fly-by的眼图会明显优于T拓扑。

bmzyluo

316604579 发表于 2012-12-5 11:05
之前一个朋友做DDR3的板，由于空间有限，我建议她走T型了   结果做出来的产品 跑不起来  悲催

还好，我们这边也是一直做T型4片DDR，好的板子能跑到500MHz以上。但是如果要跑1333或者1600就必须是fly-by拓扑结构了。

bmzyluo

beyondoptic 发表于 2012-12-5 17:56
如果负载少，比如2片或者4片是可以走T拓扑的，

另外表底贴的可能走T点也比较好走点

如果要完全发挥DDR3的功能，肯定要fly-by拓扑结构，不过如果空间有限，且DDR3不需要跑到1333或者1600的话，用T型也可以，T型结构layout好的话跑到1066应该没问题。

bmzyluo

jimmy 发表于 2012-12-4 10:22

fly-by结构资料在网站这里倒是很多，但是T型的好少，不过我看应该有蛮多人还是在用T型结构吧。

* O+ G5 ]! @/ a* J像给相机、手机layout的我看就走不了fly-by。

jimmy

bmzyluo 发表于 2012-12-11 09:20
5 ?1 u( m$ @4 L# ~5 o0 ^+ hfly-by结构资料在网站这里倒是很多，但是T型的好少，不过我看应该有蛮多人还是在用T型结构吧。
3 r  m7 l# \  Q0 x, F
0 D. V3 {9 X  |! k. W像给相 ...

6 J; \1 ]2 J6 b6 J4 \至于用T还是fly-by。

4 ?  P0 q, ]' f首先要看主芯片的推荐设计。如果没有推荐，应采用fly-by

冠少H

yangyang1989 发表于 2012-11-8 22:42
. @! z3 C. W6 t+ ^5 Q$ @DDR3都是采用fly-by走线，T型走线不允许吧！！我做都是这样的！

/ F( G2 q1 |. q2 t请问fly-by走线是什么意思啊

Tiv

jimmy 发表于 2012-12-4 10:22

经典。。。。。。。

Tiv

pwj6323 发表于 2012-12-4 10:05
/ m  u: U, N0 Y  r- \DDR3如果需要跑更高的速率，需要走FLY-BY结构。且越多的负载器件，越适合走fly-by。
走fly-by结构主要是 ...

能麻烦普及一下基础吗？？呵呵
. v( r; S9 ]- p. Y" Y; m
8 M  r4 V; g- D* a( D4 d1、走fly-by结构 是如何实现（或为什么能） “更有效的控制DDR3的阻抗连续”？
0 }- e! E% t. r. C0 N2、在DDR3上，阻抗不连续会带来什么现象和后果？

; W  t9 d" A# q& Z& |( l, h) {) m麻烦大侠们了。。。。。。。

jimmy

Tiv 发表于 2012-12-13 10:18
能麻烦普及一下基础吗？？呵呵

/ `0 `  r. ?7 }  k# m1、走fly-by结构 是如何实现（或为什么能） “更有效的控制DDR3的阻抗连 ...

$ e$ s, ~0 u% [8 Z  C关于DDR的拓扑结构和走线资料，希望对大家有帮助
0 f7 G/ W1 b+ Y5 e" bhttps://www.eda365.com/forum.php? ... 05&fromuid=1147
9 N7 d4 D3 d  n$ w6 A/ {

pwj6323

8 ], K$ B& X" i/ W

Tiv 发表于 2012-12-13 10:18
9 s* L9 D2 w9 q6 d- |' a能麻烦普及一下基础吗？？呵呵

1、走fly-by结构 是如何实现（或为什么能） “更有效的控制DDR3的阻抗连 ...

$ E7 E+ A/ M  c9 J/ m: h
- x8 I# ]  p' L8 w& [5 G1、走fly-by结构 是如何实现（或为什么能） “更有效的控制DDR3的阻抗连续”？
' Z; z* R9 n5 i; ^这可以从DDR1,DDR2说起，由于芯片内部没有时序控制功能，为了满足时序建立、保持时间的裕量，我们只好走T形连接、树（星）形连接，但对于T形和树形都存在较长分支走线的现象，因此在DDR2的地址线上需要拉一下50-120的拉电阻，电阻值的大小除了起电压偏置效果，还可以将分支两端的走线阻抗拉高（见ATI规范中）。
6 z% l( F+ d4 K  }而fly-by，与菊花链类似，但要求更短小的分支，因此可以更好地控制分支带来的信号反射现象，这种走线方式对于更高速并口走线的阻抗控制具有更有效的作用。当然，此种方式对于PCB上任何走线都是需要遵循的真理。{:soso_e100:}
  e4 b/ J. ^' x' Y* q! G& g& Y& x
' E9 V" ?2 `; ^* n' Y% S2、在DDR3上，阻抗不连续会带来什么现象和后果？
* @. _! Q3 P# I7 q: S% ]( H( l- o; n9 m这个可以看下高速设计的理论，阻抗不连续会带来很多问题。。。