|
|
本帖最后由 pwj6323 于 2012-12-13 14:41 编辑 3 A# V' F2 P- I% |$ B7 A+ [
Tiv 发表于 2012-12-13 10:18 ![]()
: F) E1 J( S* ] ?2 w能麻烦普及一下基础吗??呵呵
, u# J" R: h: I, f! Q/ Z8 p: a$ m* t _& {( B$ r. j
1、走fly-by结构 是如何实现(或为什么能) “更有效的控制DDR3的阻抗连 ... % d- @4 O& A) K5 U# [
3 ~4 ?/ x% N( a# N8 j/ \" G5 ?1、走fly-by结构 是如何实现(或为什么能) “更有效的控制DDR3的阻抗连续”?
7 A: J) H, Z; l" H9 W/ i( g这可以从DDR1,DDR2说起,由于芯片内部没有时序控制功能,为了满足时序建立、保持时间的裕量,我们只好走T形连接、树(星)形连接,但对于T形和树形都存在较长分支走线的现象,因此在DDR2的地址线上需要拉一下50-120的拉电阻,电阻值的大小除了起电压偏置效果,还可以将分支两端的走线阻抗拉高(见ATI规范中)。
# ?/ f5 r& p) \ x6 Q! X而fly-by,与菊花链类似,但要求更短小的分支,因此可以更好地控制分支带来的信号反射现象,这种走线方式对于更高速并口走线的阻抗控制具有更有效的作用。当然,此种方式对于PCB上任何走线都是需要遵循的真理。{:soso_e100:}
0 S" T0 }7 z; u S5 y" H: C# a& V, H1 ~% }$ G
2、在DDR3上,阻抗不连续会带来什么现象和后果?
* n! ~' R% F! p: w这个可以看下高速设计的理论,阻抗不连续会带来很多问题。。。 |
评分
-
查看全部评分
|