[求助]DDR3 T型拓扑走线关系

kley

我们一直都是做T型拓扑，还没有做过菊花链的，一直都没有问题！

wanglan

学习下

pwj6323

kley 发表于 2012-11-29 09:49
我们一直都是做T型拓扑，还没有做过菊花链的，一直都没有问题！

! x/ k% u% H! _) V1 oDDR3如果需要跑更高的速率，需要走FLY-BY结构。且越多的负载器件，越适合走fly-by。
* i9 p! J' M* R, u# ^走fly-by结构主要是为了更有效的控制DDR3的阻抗连续，因为DDR3的时序可以更可靠地进行内部控制了。这种控制方式被称之为write/read leveling(读写时序矫整）

jimmy

pwj6323 发表于 2012-12-4 10:05
DDR3如果需要跑更高的速率，需要走FLY-BY结构。且越多的负载器件，越适合走fly-by。
走fly-by结构主要是 ...

316604579

之前一个朋友做DDR3的板，由于空间有限，我建议她走T型了   结果做出来的产品 跑不起来  悲催  

beyondoptic

如果负载少，比如2片或者4片是可以走T拓扑的，
2 }9 `, t0 [. d" f  M6 G' v, \
% z& P* k& M5 k! {5 J另外表底贴的可能走T点也比较好走点

当然所有的DDR3都首先建议走Fly-by结构。Fly-by的眼图会明显优于T拓扑。

bmzyluo

316604579 发表于 2012-12-5 11:05
8 T4 M3 V3 d  W* r3 n. s之前一个朋友做DDR3的板，由于空间有限，我建议她走T型了   结果做出来的产品 跑不起来  悲催

- ^/ z( A: j! z, [; d还好，我们这边也是一直做T型4片DDR，好的板子能跑到500MHz以上。但是如果要跑1333或者1600就必须是fly-by拓扑结构了。

bmzyluo

beyondoptic 发表于 2012-12-5 17:56
如果负载少，比如2片或者4片是可以走T拓扑的，

另外表底贴的可能走T点也比较好走点

- h. c4 B3 ~, Q8 M3 g如果要完全发挥DDR3的功能，肯定要fly-by拓扑结构，不过如果空间有限，且DDR3不需要跑到1333或者1600的话，用T型也可以，T型结构layout好的话跑到1066应该没问题。

bmzyluo

jimmy 发表于 2012-12-4 10:22

1 Y" i3 J8 y# ?$ P. N$ Gfly-by结构资料在网站这里倒是很多，但是T型的好少，不过我看应该有蛮多人还是在用T型结构吧。
: F9 [8 l9 S- o7 [; f
像给相机、手机layout的我看就走不了fly-by。

jimmy

bmzyluo 发表于 2012-12-11 09:20
- K5 F! w; v- Ofly-by结构资料在网站这里倒是很多，但是T型的好少，不过我看应该有蛮多人还是在用T型结构吧。
6 X* k4 W/ Z% E- m( N. T# W
像给相 ...

3 Y( W+ C/ o) z" k至于用T还是fly-by。
& z5 ~) `3 B# h: t- k; e- C/ P
" P( q% T2 n" q+ p首先要看主芯片的推荐设计。如果没有推荐，应采用fly-by

冠少H

yangyang1989 发表于 2012-11-8 22:42
# c# A7 L3 B  M7 vDDR3都是采用fly-by走线，T型走线不允许吧！！我做都是这样的！

请问fly-by走线是什么意思啊

Tiv

jimmy 发表于 2012-12-4 10:22

经典。。。。。。。

Tiv

pwj6323 发表于 2012-12-4 10:05
DDR3如果需要跑更高的速率，需要走FLY-BY结构。且越多的负载器件，越适合走fly-by。
3 T, R: v6 @( j. G" `& D+ e+ T, ]9 g走fly-by结构主要是 ...

, N9 f2 e0 H* g2 v' c7 Z: |* x! J能麻烦普及一下基础吗？？呵呵
5 h! }# C, }0 n! @# n0 t2 N- o
! z/ C4 d5 U0 Q. I! {4 J! d1、走fly-by结构 是如何实现（或为什么能） “更有效的控制DDR3的阻抗连续”？
9 \3 d2 ~3 S7 f) W" f4 A& y9 d2、在DDR3上，阻抗不连续会带来什么现象和后果？
, W1 m6 a) c* Q7 X* Z2 q
麻烦大侠们了。。。。。。。

jimmy

Tiv 发表于 2012-12-13 10:18
能麻烦普及一下基础吗？？呵呵

1、走fly-by结构 是如何实现（或为什么能） “更有效的控制DDR3的阻抗连 ...

$ g( \* Z7 g- P% T关于DDR的拓扑结构和走线资料，希望对大家有帮助
https://www.eda365.com/forum.php? ... 05&fromuid=1147

pwj6323

Tiv 发表于 2012-12-13 10:18
: p! ^9 m+ y- {4 {) V能麻烦普及一下基础吗？？呵呵
/ `2 \/ r7 N( x  R
1、走fly-by结构 是如何实现（或为什么能） “更有效的控制DDR3的阻抗连 ...

1、走fly-by结构 是如何实现（或为什么能） “更有效的控制DDR3的阻抗连续”？
这可以从DDR1,DDR2说起，由于芯片内部没有时序控制功能，为了满足时序建立、保持时间的裕量，我们只好走T形连接、树（星）形连接，但对于T形和树形都存在较长分支走线的现象，因此在DDR2的地址线上需要拉一下50-120的拉电阻，电阻值的大小除了起电压偏置效果，还可以将分支两端的走线阻抗拉高（见ATI规范中）。
8 O  q6 ~% Y$ X6 w- e) q% x: F而fly-by，与菊花链类似，但要求更短小的分支，因此可以更好地控制分支带来的信号反射现象，这种走线方式对于更高速并口走线的阻抗控制具有更有效的作用。当然，此种方式对于PCB上任何走线都是需要遵循的真理。{:soso_e100:}

1 L7 i- W" |! X6 x3 P; n* ?. l2、在DDR3上，阻抗不连续会带来什么现象和后果？
这个可以看下高速设计的理论，阻抗不连续会带来很多问题。。。