找回密码
 注册
关于网站域名变更的通知
查看: 10665|回复: 39
打印 上一主题 下一主题

[求助]DDR3 T型拓扑走线关系

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2012-10-30 14:58 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
刚开始接触DDR,现在要LAYOUT个DDR3的板子,由于空间有限,所以拓扑结构
1 ?- O* W$ n8 y3 e1 v! n. T0 t8 C( c
2 Y7 C7 J8 T' R定为T型,如图:- s* m7 R# w) o& u& V0 k
6 y2 o! D$ m2 W1 l2 a! p

9 _& m- Z& p1 {' \- e6 w  w采用4片DDR,那么对于地址线和控制线走线L01、L02、L03、L04,是否要求L01 = L02,L03 = L04?

该用户从未签到

推荐
发表于 2012-12-11 11:40 | 只看该作者
bmzyluo 发表于 2012-12-11 09:20 . r7 e( ~' P0 {; x% U/ N
fly-by结构资料在网站这里倒是很多,但是T型的好少,不过我看应该有蛮多人还是在用T型结构吧。) o  `$ W' U! [# A+ j$ t
% E* h2 U# N& a0 n9 h9 g
像给相 ...
9 {9 i" l. }5 k$ w
至于用T还是fly-by。) W) z; d$ @: L3 j  u4 F, E, |
) S$ I6 f; h2 n7 S3 p0 v4 @
首先要看主芯片的推荐设计。如果没有推荐,应采用fly-by

该用户从未签到

推荐
发表于 2020-11-5 10:02 | 只看该作者
学习,非常好的帖子

该用户从未签到

推荐
发表于 2019-10-22 13:48 | 只看该作者
学习了,不错的帖子

该用户从未签到

2#
发表于 2012-10-30 17:00 | 只看该作者
我也迷茫中    2片都头疼  

该用户从未签到

3#
发表于 2012-10-30 18:21 | 只看该作者
我也是啊 我画的ddr和楼主的一样这个真的很迷茫啊?????    技术交流群179611013

该用户从未签到

4#
发表于 2012-10-31 00:48 | 只看该作者
采用T型走线,应该是这样:
! t; ^' u( h  o! b- z% K1 Q$ A2 UL0-12=L0-34, L12-1=L12-2, L34-3=L34-4,象个树一样的分支等长,在主分支的地方做终结,也就是,上拉到VTT,对地放个5-10pf的电容。
  • TA的每日心情

    2019-11-19 16:23
  • 签到天数: 1 天

    [LV.1]初来乍到

    5#
    发表于 2012-10-31 08:23 来自手机 | 只看该作者
    part99 发表于 2012-10-31 00:48
    3 j: y( u$ h% Z/ c- i! {5 M采用T型走线,应该是这样:7 Z% n2 |' S0 c' ?" W' c
    L0-12=L0-34, L12-1=L12-2, L34-3=L34-4,象个树一样的分支等长,在主分支的地 ...
    " s% w8 y, Z2 t  [
    l0-12和l0-34怎么等长呢
  • TA的每日心情
    开心
    2019-11-26 15:17
  • 签到天数: 3 天

    [LV.2]偶尔看看I

    6#
    发表于 2012-10-31 08:56 | 只看该作者
    如果一定要走T型拓扑的话,1和3中间做个T点,2和4中间做个T点,再在1和2中间放个T点,由于PADS没办法PINPAIRS的长度测量(传说中9.5有?),建议你4片DDR3的布局相对于BGA的中心对齐,尽量保证1和3之间关于T点对称,2和4之间关于T点对称。再有就是4片DDR离BGA的距离不要太过远了。
    & h5 K0 o0 P0 `8 F' k" ~上张图片给你参考下吧。

    1.png (82.81 KB, 下载次数: 12)

    1.png

    点评

    支持!: 5.0
    支持!: 5
      发表于 2012-12-13 15:23
    支持!: 5
      发表于 2012-11-9 09:01

    该用户从未签到

    7#
    发表于 2012-10-31 11:42 | 只看该作者
    DDR3能走T型?

    点评

    当然可以  发表于 2014-9-20 17:28

    该用户从未签到

    8#
    发表于 2012-10-31 12:00 | 只看该作者
    迷茫,求高人指点!
  • TA的每日心情
    开心
    2019-12-7 15:02
  • 签到天数: 8 天

    [LV.3]偶尔看看II

    9#
    发表于 2012-10-31 13:02 | 只看该作者
    ddr3的拓扑结构不是要走菊花链的吗,怎么T形拓扑可以吗
  • TA的每日心情
    开心
    2019-11-26 15:17
  • 签到天数: 3 天

    [LV.2]偶尔看看I

    10#
    发表于 2012-10-31 19:18 | 只看该作者
    前提是你的层和空间够用,当然优先菊花链。不够的话……

    该用户从未签到

    11#
    发表于 2012-10-31 19:28 | 只看该作者
    本帖最后由 rx_78gp02a 于 2012-10-31 19:36 编辑 * s$ {  s7 |$ @9 ~4 M& }

    ' c6 r% |7 L) l+ ~2 O3 a3 b我有个疑问,所有DDR3控制器都支持菊花链吗?

    该用户从未签到

    12#
    发表于 2012-11-1 10:50 | 只看该作者
    fily-by-fly

    该用户从未签到

    13#
    发表于 2012-11-1 11:33 | 只看该作者
    论坛有个贴子回复的比较好!
  • TA的每日心情
    开心
    2023-12-4 15:58
  • 签到天数: 1 天

    [LV.1]初来乍到

    14#
    发表于 2012-11-8 21:57 | 只看该作者
    DDR系列的芯片布线,会有两种方式:一个就是菊花链,一个就是T型线。
      G' s, s$ |& }: E! }- g- Q但是这并不意味着任何一种线都是可以的。5 }! J" P8 U" ^/ V
    对于菊花链主要用于走数据线,而T型线主要走地址线。这个是有区分的

    该用户从未签到

    15#
    发表于 2012-11-8 22:42 | 只看该作者
    DDR3都是采用fly-by走线,T型走线不允许吧!!我做都是这样的!
    您需要登录后才可以回帖 登录 | 注册

    本版积分规则

    关闭

    推荐内容上一条 /1 下一条

    EDA365公众号

    关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

    GMT+8, 2025-10-9 22:37 , Processed in 0.187500 second(s), 34 queries , Gzip On.

    深圳市墨知创新科技有限公司

    地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

    快速回复 返回顶部 返回列表