|
EDA365欢迎您登录!
您需要 登录 才可以下载或查看,没有帐号?注册
x
本帖最后由 hlj168 于 2012-10-19 10:05 编辑 . J; F( V: V4 t! _/ F6 y$ X
* z) V9 _, O: H1 s/ b8 \" q
BGA是PCB 上常用的组件,通常CPU、NORTH BRIDGE、SOUTH BRIDGE、
, h. ~, y2 F, o( D. XAGP CHIP、CARD BUS CHIP…等,大多是以bga 的型式包装,简言之,80﹪的 P% ?4 b% t9 I+ {# R
高频信号及特殊信号将会由这类型的package 内拉出。因此,如何处理BGA
$ V! G( j' B0 V1 N( R* [package 的走线,对重要信号会有很大的影响。
: p2 `$ j, `" b0 A: I* h通常环绕在BGA 附近的小零件,依重要性为优先级可分为几类:
- Y# u9 f& E8 Q+ n6 n1. by pass
) m: k( k. C5 r& V; `. z2. clock 终端RC 电路。. B) j, |$ a9 N, h
3. damping(以串接电阻、排组型式出现;例如memory BUS 信号)7 K1 v8 S) g; B" n7 V. Q' h
4. EMI RC 电路(以dampin、C、pull height 型式出现;例如USB 信6 y i }7 r7 [! @
号)。
8 f9 q1 U5 ~& C) @* w5. 其它特殊电路(依不同的CHIP 所加的特殊电路;例如CPU 的感
5 W$ Q( M1 B' a% C; m3 N, k2 h温电路)。+ w% P1 o" ?) I, t5 A* m# q
6. 40mil 以下小电源电路组(以C、L、R 等型式出现;此种电路常出: Q/ _( z5 Z+ x5 C2 [( K
现在AGP CHIP or 含AGP 功能之CHIP 附近,透过R、L 分隔出不
$ u2 ~( q( P* l同的电源组)。
6 @: v4 C/ J# u; U$ d* \ c( s7. pull low R、C。
$ C) M# v& ~0 K8. 一般小电路组(以R、C、Q、U 等型式出现;无走线要求)。
& x. |8 K9 I9 e* R. F9. pull height R、RP。" G9 Y" U# f% u2 Y% G# v- R8 r
1-6 项的电路通常是placement 的重点,会排的尽量靠近BGA,是需要特别
O1 K1 h# f. w$ K9 K6 Z处理的。第7 项电路的重要性次之,但也会排的比较靠近BGA。8、9 项为一般
( _/ |& [6 i: o2 K0 B% B性的电路,是属于接上既可的信号。3 Q, y' o4 C- m7 f; H; i# N0 T
相对于上述BGA 附近的小零件重要性的优先级来说,在ROUTING 上的需
( J( f2 ]1 x8 R# @" m8 `2 W S求如下:; X: x* g6 X Y6 D% [4 D) l+ W
1. by pass => 与CHIP 同一面时,直接由CHIP
0 r/ ?8 z* j* b6 C* w c# zpin 接至by pass,再由by pass 拉出打via 接plane;与CHIP 不同: W$ S: G% ^. b7 t: f; U
面时,可与BGA 的VCC、GND pin 共享同一个via,线长请勿超/ M" ~3 ~$ r$ w9 L2 v$ }
越100mil。- ~' ~# h% v7 @; _. o2 V
2. clock 终端RC 电路 => 有线宽、线距、线长或包GND 等% @" `' @' C0 ^, U1 ]2 D4 A9 Z
需求;走线尽量短,平顺,尽量不跨越VCC 分隔线。0 @ q @1 J& ~" r1 }6 m) R& S
3. damping => 有线宽、线距、线长及分组走线等% ~9 ^* g, R' j i# b$ w3 ~
需求;走线尽量短,平顺,一组一组走线,不可参杂其它信号。
# d! r N/ [; [0 |7 R( A8 W4. EMI RC 电路 => 有线宽、线距、并行走线、包GND- }- ^' |, ?; R. u4 M% D
等需求;依客户要求完成。
) b. x3 I) Q. |2 H' C' P* F1 u5. 其它特殊电路 => 有线宽、包GND 或走线净空等需
8 w( V5 h$ V) r5 l) s G2 _3 V求;依客户要求完成。8 D* b/ M7 W$ A0 m
6. 40mil 以下小电源电路组 => 有线宽等需求;尽量以表面层完成,将内层空间完整保留给信号线使用,并尽量避免电源信号在
# s) x! @$ `: e1 F' sBGA 区上下穿层,造成不必要的干扰。
6 _( x' @# m/ D! _* E3 v c ^7. pull low R、C => 无特殊要求;走线平顺。
! D8 H% B3 l4 U' W( |$ {/ g. \8. 一般小电路组 => 无特殊要求;走线平顺。
5 P y# V6 |6 `9. pull height R、RP => 无特殊要求;走线平顺
( E# H8 t5 y! z5 Q9 _为了更清楚的说明BGA 零件走线的处理,将以一系列图标说明如下:
9 f& R/ `+ L# o
1 f* \" \6 x: O& O+ ?' G5 v% ?+ {3 C
A. 将BGA 由中心以十字划分,VIA 分别朝左上、左下、右上、右下方向+ W8 r% ? p$ {7 R
打;十字可因走线需要做不对称调整。. H2 l" D) q1 i0 z; U9 }0 K
B. clock 信号有线宽、线距要求,当其R、C 电路与CHIP 同一面时请尽量# t) Q3 A0 P8 @3 @
以上图方式处理。) `7 Y+ |: ?6 B" N+ w8 A' @
C. USB 信号在R、C 两端请完全并行走线。
" R) J# n( G$ ~D. by pass 尽量由CHIP pin 接至by pass 再进入plane。无法接到的by pass# Y2 g: h% r0 A" N
请就近下plane。
3 L% D! [$ r' D4 @* f0 U1 cE. BGA 组件的信号,外三圈往外拉,并保持原设定线宽、线距;VIA 可9 D1 Z% \3 R, U- ?2 C- w& Y$ b
在零件实体及3MM placement 禁置区间调整走线顺序,如果走线没有层
* O. _$ c$ S8 w" K4 |面要求,则可以延长而不做限制。内圈往内拉或VIA 打在PIN 与PIN 正
+ |# _2 I g: G' W, J$ D' D中间。另外,BGA 的四个角落请尽量以表面层拉出,以减少角落的VIA* b9 x+ J. \: A; W( V
数。
8 Z, [( q T4 p" H7 lF. BGA 组件的信号,尽量以辐射型态向外拉出;避免在内部回转。 @# `2 I$ U7 E' I8 |9 z
( a% Y. V4 L+ _2 J6 w
F_2 为BGA 背面by pass 的放置及走线处理。
+ ^1 _4 {$ l2 tBy pass 尽量靠近电源pin。- \" G1 \3 l+ n
8 ^% Q2 h8 l6 Q& kF_3 为BGA 区的VIA 在VCC 层所造成的状况
* w1 M4 e/ ] ?THERMAL VCC 信号在VCC 层的导通状态。
) t9 p" [( X$ bANTI GND信号在VCC 层的隔开状态。: n* A: ^' F. a2 s' X
因BGA 的信号有规则性的引线、打VIA,使得电源的导通较充足。
! K* m, u% S) `8 |& Y3 U1 o
8 h& O# G+ K: P8 ]F_4 为BGA 区的VIA 在GND 层所造成的状况
4 l% e2 X- m1 d" n4 T# K9 ^THERMAL GND 信号在GND 层的导通状态。
# _: z* o5 w8 \5 i4 \, L- WANTI VCC信号在GND 层的隔开状态。
+ C3 P# ?; b' u2 E* ~因BGA 的信号有规则性的引线、打VIA,使得接地的导通较充足。
6 g- }2 V/ V8 e
; i8 f7 K0 W! _0 ]4 [
F_5 为BGA 区的Placement 及走线建议图2 { G5 m, z7 B3 ?
' |& ?3 H: N+ B2 S5 ^以上所做的BGA 走线建议,其作用在于:
' E0 m2 |3 |! A1. 有规则的引线有益于特殊信号的处理,使得除表层外,其余走线层
d! @2 T1 n- [! a+ T皆可以所要求的线宽、线距完成。
8 p a/ @4 x1 g! X1 h" O- N; o, M2. BGA 内部的VCC、GND 会因此而有较佳的导通性。
2 W0 U6 q$ V2 U$ w4 i3 k' R3. BGA 中心的十字划分线可用于;当BGA 内部电源一种以上且不易
# W7 p. e. W. H% A. S/ R于VCC 层切割时,可于走线层处理(40~80MIL),至电源供应端。; q E3 O4 f0 B% Y
或BGA 本身的CLOCK、或其它有较大线宽、线距信号顺向走线。& F& G z$ k- ^: @0 m4 k
4. 良好的BGA走线及placement,可使BGA自身信号的干扰降至最低。 |
评分
-
查看全部评分
|