找回密码
 注册
关于网站域名变更的通知
查看: 1440|回复: 5
打印 上一主题 下一主题

BGA CHIP PLACEMENT AND ROUTING RULE

  [复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2012-10-18 14:43 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
本帖最后由 hlj168 于 2012-10-19 10:05 编辑 , {& ^! i' o% |5 s* T* a

/ u/ E1 E  D; s* I( o# gBGA是PCB 上常用的组件,通常CPU、NORTH BRIDGE、SOUTH BRIDGE、$ g/ h6 W! Y9 D6 C1 z
AGP CHIP、CARD BUS CHIP…等,大多是以bga 的型式包装,简言之,80﹪的
" G: V( b* F9 F高频信号及特殊信号将会由这类型的package 内拉出。因此,如何处理BGA
2 B! O+ i3 m& {- t' {package 的走线,对重要信号会有很大的影响。
+ k$ _9 _5 F! ^+ T/ A$ d通常环绕在BGA 附近的小零件,依重要性为优先级可分为几类:
5 }( G8 x( X6 u' a1. by pass
: ?5 C2 s) D9 B- N+ q2. clock 终端RC 电路。
3 ~# R/ c: F" {1 B' r3. damping(以串接电阻、排组型式出现;例如memory BUS 信号): d0 l  \+ ]7 k) W( l" U! j9 O
4. EMI RC 电路(以dampin、C、pull height 型式出现;例如USB 信
: a9 F0 m4 v) M3 |2 @9 j1 C号)。
% i1 \+ m1 x5 A, ^2 R: N4 {5. 其它特殊电路(依不同的CHIP 所加的特殊电路;例如CPU 的感8 ~8 X0 b$ m8 r  {
温电路)。
: R% o  e1 [; s/ c6. 40mil 以下小电源电路组(以C、L、R 等型式出现;此种电路常出
9 \; F, a1 V; K现在AGP CHIP or 含AGP 功能之CHIP 附近,透过R、L 分隔出不0 |5 k% ?1 Z' Z/ G) s
同的电源组)。* c2 X. v( ]; x" ?8 f
7. pull low R、C。
1 h2 ~/ L' l- o5 b! |4 k+ z% p8 ]/ a) \8. 一般小电路组(以R、C、Q、U 等型式出现;无走线要求)。
% m! P' D+ r  v5 {* j1 ^' l, z2 u9. pull height R、RP。
3 ?, B1 B  q. @! W, x1-6 项的电路通常是placement 的重点,会排的尽量靠近BGA,是需要特别  J' ~4 D9 Z/ M: i9 m: g
处理的。第7 项电路的重要性次之,但也会排的比较靠近BGA。8、9 项为一般3 x4 y; ]  e$ r; g- P
性的电路,是属于接上既可的信号。
, {8 L  F) [3 G相对于上述BGA 附近的小零件重要性的优先级来说,在ROUTING 上的需
9 Y& t3 Z$ R+ \  B# X求如下:+ A; t9 D% n" d% o
1. by pass => 与CHIP 同一面时,直接由CHIP
$ a* X0 z( M# k2 s( qpin 接至by pass,再由by pass 拉出打via 接plane;与CHIP 不同
9 ^* x8 j# \" ~7 {) R3 }7 r5 h面时,可与BGA 的VCC、GND pin 共享同一个via,线长请勿超+ n2 ]" ^9 f  Q
越100mil。7 f$ ?' t; ?  L( ?3 z; I
2. clock 终端RC 电路 => 有线宽、线距、线长或包GND 等2 ~. C/ e7 q( {! J& r5 V2 m! t4 ^
需求;走线尽量短,平顺,尽量不跨越VCC 分隔线。, }( Q0 t( M+ K1 v, \: t( w
3. damping => 有线宽、线距、线长及分组走线等
( N' m0 @1 x8 ]2 @6 ]需求;走线尽量短,平顺,一组一组走线,不可参杂其它信号。
  Z$ O+ B3 d/ z+ C" e4. EMI RC 电路 => 有线宽、线距、并行走线、包GND
# d6 F# B2 G. J& o等需求;依客户要求完成。- o5 c2 z6 N6 Z; \4 m. S
5. 其它特殊电路 => 有线宽、包GND 或走线净空等需$ k( S) t7 E3 v+ G( z
求;依客户要求完成。- b1 q$ w/ e! P2 v' C! N% f
6. 40mil 以下小电源电路组 => 有线宽等需求;尽量以表面层完成,将内层空间完整保留给信号线使用,并尽量避免电源信号在# G4 z& H( b+ M
BGA 区上下穿层,造成不必要的干扰。
7 e* ]6 z' Y; d, L7. pull low R、C => 无特殊要求;走线平顺。0 o& }( Q, s% M, C# i: e
8. 一般小电路组 => 无特殊要求;走线平顺。
+ J; J# T8 k' u. x& s; o9. pull height R、RP => 无特殊要求;走线平顺+ T. a0 I8 ^7 S$ D: r1 ]
为了更清楚的说明BGA 零件走线的处理,将以一系列图标说明如下:
- @, [2 S/ {: X& C 6 d1 Q- d1 h  l1 l2 i- |! w
A. 将BGA 由中心以十字划分,VIA 分别朝左上、左下、右上、右下方向. y# K' C* k' G4 D( B2 m
打;十字可因走线需要做不对称调整。  O7 i5 J7 b; v  V( g/ w: E" O
B. clock 信号有线宽、线距要求,当其R、C 电路与CHIP 同一面时请尽量+ K/ F- U9 R& Z% t# n: ]6 L3 q
以上图方式处理。* ^9 J9 z8 U! W$ X) W  x" b
C. USB 信号在R、C 两端请完全并行走线。$ M0 e* O: Q7 p+ O
D. by pass 尽量由CHIP pin 接至by pass 再进入plane。无法接到的by pass/ F  o& C6 m% p3 k2 d) ]2 Z
请就近下plane。( t4 O: O/ v3 |% f$ q' h
E. BGA 组件的信号,外三圈往外拉,并保持原设定线宽、线距;VIA 可5 b! n; m3 _. u- R! G' ]! R7 n
在零件实体及3MM placement 禁置区间调整走线顺序,如果走线没有层1 |' f0 e# p  M# d% N0 B0 r
面要求,则可以延长而不做限制。内圈往内拉或VIA 打在PIN 与PIN 正% }# s( G6 q0 I" Y) }  [
中间。另外,BGA 的四个角落请尽量以表面层拉出,以减少角落的VIA
9 I8 ]* E6 g" g) u2 G6 u( Z+ \5 K数。
4 j, v) i& R/ O8 U9 Q/ hF. BGA 组件的信号,尽量以辐射型态向外拉出;避免在内部回转。
! {* ~6 t6 ]  m
$ g" y. Z9 M# Z' r  ~F_2 为BGA 背面by pass 的放置及走线处理。% L( R) B# [: U6 Y( G0 f
By pass 尽量靠近电源pin。% A) y& A& r( M

8 L0 ~" H: u: a  o5 P" v/ S8 j3 @F_3 为BGA 区的VIA 在VCC 层所造成的状况
/ {, h: f' |7 tTHERMAL VCC 信号在VCC 层的导通状态。
5 X6 n+ l  m1 @6 H4 f3 ?: HANTI GND信号在VCC 层的隔开状态。
0 M; [9 R) q6 O! o) G, b  |因BGA 的信号有规则性的引线、打VIA,使得电源的导通较充足。: }* D# q  P1 Q5 f5 L% ^
8 f1 ^4 I8 K3 r$ T7 Z
F_4 为BGA 区的VIA 在GND 层所造成的状况6 w# b: F% c4 i
THERMAL GND 信号在GND 层的导通状态。
. Q2 b3 K! u; I: P8 Q8 h% T& a0 RANTI VCC信号在GND 层的隔开状态。
& X  j$ w2 Y9 G2 f6 X1 c3 `+ d因BGA 的信号有规则性的引线、打VIA,使得接地的导通较充足。4 ?! c! W& a8 |- d8 ~
. C% u1 a$ d  v) `7 D& z( l1 L/ g
F_5 为BGA 区的Placement 及走线建议图/ G% a3 z. z; W! L% \
" A7 d; n  W$ x( H3 M
以上所做的BGA 走线建议,其作用在于:
* Y+ C1 }* q. s8 ?4 {  q- D1. 有规则的引线有益于特殊信号的处理,使得除表层外,其余走线层
* R: p2 H& v, R4 G  a皆可以所要求的线宽、线距完成。
; ^; I+ G2 \$ _1 U2. BGA 内部的VCC、GND 会因此而有较佳的导通性。
. E9 C4 c! T, u; N) n8 X3. BGA 中心的十字划分线可用于;当BGA 内部电源一种以上且不易+ x; v  b& `9 P% m5 h
于VCC 层切割时,可于走线层处理(40~80MIL),至电源供应端。
$ I9 ], ]0 s: P或BGA 本身的CLOCK、或其它有较大线宽、线距信号顺向走线。% D, ]) w' M$ @: @2 Z0 X& l# X. x
4. 良好的BGA走线及placement,可使BGA自身信号的干扰降至最低。

评分

参与人数 5贡献 +45 收起 理由
gn165625076 + 5 赞一个!
黑驴蹄子 + 10 NICE!
zhangsenzhixing + 10 写的很详细 值得收藏
rickleaf + 10 很给力!
77991338 + 10 支持!顶下

查看全部评分

该用户从未签到

2#
发表于 2012-10-18 21:47 | 只看该作者
顶!貌似见过的文章。

该用户从未签到

3#
 楼主| 发表于 2012-10-19 09:54 | 只看该作者
路过,请顶顶!!!!

评分

参与人数 1贡献 +10 收起 理由
superlish + 10 赞一个!

查看全部评分

该用户从未签到

4#
发表于 2012-10-19 18:15 | 只看该作者
好贴顶起
  • TA的每日心情

    2019-11-19 16:12
  • 签到天数: 1 天

    [LV.1]初来乍到

    5#
    发表于 2013-10-16 08:45 | 只看该作者
    走过路过,没有错过。
    您需要登录后才可以回帖 登录 | 注册

    本版积分规则

    关闭

    推荐内容上一条 /1 下一条

    EDA365公众号

    关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

    GMT+8, 2025-10-8 13:31 , Processed in 0.171875 second(s), 28 queries , Gzip On.

    深圳市墨知创新科技有限公司

    地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

    快速回复 返回顶部 返回列表