DDR2数据线调试问题

hcjyddup

# G2 d# q, a% b: S
最近自己画了一板子，主芯片是DM365，DDR2内存芯片是MT47H64M16BT-37E。首先板子上的其他部分，电源、晶振、串口，网口等都已经正常了。目前调试的时候遇到个不能解决的问题，求大神指点啊！现象如下：
3 N& L( G9 Y! l0 Q! h' z1、数据线低8位能正确读写，高8位不能，在每次断电重启的情况下，高八位的读写结果不同，随机的。
) F/ {- @0 P5 h* a& e, O2、地址线是正常的，我是在屏蔽高8位读写结果的情况监测地址线的，全部遍历64M空间都能正常读写。
/ \3 ^' F$ K6 Q. l6 G3、用示波器观察高八位的数据线（在匹配电阻靠近DDR芯片端）上的写信号，数据线上有信号，且与低8位基本一样。
) P" W6 D, X- D% Z: k' \# y" {8 N附件为高8位数据信号线上的写信号。

我现在怀疑的原因有两点：
1、DDR2芯片的焊接有问题，可能高8位数据接口相关的电源管脚没有焊接上，BGA封装，苦于没法检查；
2、时序问题，高8位和低8数据线的读写使能DQS信号是独立（分别为DQS1、DQS0），可能是高8位的时序不一致（布线的时候要求是一样的），示波器看DQS1差分信号很微弱，DQS0也是，没有明显的高低电平变化，这个很奇怪。
8 z. c' O* Q( p1 }& m: G2 ?, Z  x
$ S0 S! P7 }8 K0 e" e" d希望各位大神、有经验的同道帮着看下，给小弟点意见！

hcjyddup

自己顶下！

congbupt

lz解决没，什么原因

Vegeta

不明觉厉，先顶一下

南林维京

上个pcb图来看看，

polebear

有难度的调试的啊 楼主有有什么解决方案了的嘛