求教，单IO怎么实现多路不同状态输出，要求实时性高，低延迟。

Scisci

大佬们一定有要时间了再点拨，小弟不着急

huo_xing

Scisci 发表于 2025-1-14 14:03
大佬们一定有要时间了再点拨，小弟不着急

$ }) N$ W4 T5 _: _高阻状态识别电路

huo_xing

aarom 发表于 2025-1-15 07:41
8 S" ~) O% G6 U$ u* E/ l7 Y7 Q便宜!

% G1 B, U! A0 Y7 O* _高阻态怎么办？

梦家好

梦家好 发表于 2025-1-14 13:20
  @6 N+ y3 m! H% |传个图片，我都不会，好土，这个图片应该能够说明吧，时延得看你的速度具体是多少，可以选用不同的

A和B的位置弄反了
: Q- z9 i1 k3 B! u: C% @& A0 k

huo_xing

梦家好 发表于 2025-1-15 11:43
, {  t8 v. ]7 d# U6 G8 qA和B的位置弄反了

3 Y% }0 u6 W4 V1 w1 w6 y不是A，B位置反了的问题。
5 P+ q) h' F  x$ q/ U& Y( l' V! UPNP用法有问题，要是驱动信号电平3.3V，be的压降最小是1.7V。怎么关闭管子
0 O- ]5 j9 w% p1 s1 s; k' x

梦家好

huo_xing 发表于 2025-1-15 13:28
不是A，B位置反了的问题。
" W5 G, C- N: {PNP用法有问题，要是驱动信号电平3.3V，be的压降最小是1.7V。怎么关闭管子

你看这样行不行，把上拉电压更成3.3V是不是就可以了

梦家好

梦家好 发表于 2025-1-16 09:46
你看这样行不行，把上拉电压更成3.3V是不是就可以了

个人觉得，这就是MCU内部结构CMOS电路的工作方式，

huo_xing

梦家好 发表于 2025-1-16 09:46
1 N& m+ O- V! x; v  ?. D1 }4 {你看这样行不行，把上拉电压更成3.3V是不是就可以了

只能说能用。但是出问题概率很大。
; V1 z$ A2 R( Q3 B/ G% C3 t器件常规用法：npn和nmos正常使用连低端。pnp和pmos正常使用接高端。如果不这样需要考虑专用驱动
你图纸中pnp接了gnd。那么e级会被b级二极管钳位，当b为0V时，e是0.7V。这个电平能不能正常识别为低？并且一般ic输出低电平不一定是0V，0.2~0.3V很正常。这种情况怎么解决？
% ^. E$ r, P9 z" o' M随着b电压升高，管子会导通，e级电流开始出现。但是e级不是接VCC，有电阻。这个电阻的压降会让e级电压降低，会不会影响后面电路检测高电平？

梦家好

Scisci 发表于 2025-1-14 14:03
: i1 Z1 D( l* a大佬们一定有要时间了再点拨，小弟不着急

/ H8 ^9 h. z) Y' G, P3 t2 p做题目啊，指教啥，

huo_xing

aarom 发表于 2025-1-16 15:09
問題的重點, 在高阻抗的形狀, 變成 A,B 循環的0,1,
我不知是否題出錯了, 或說明不清.

脑子不好就少说话。我回的是你吗？

梦家好

:)，深入学，一切皆有可能