Allegro导出的Gerber，厂子反馈说隔离焊盘不一致

iliketolearn

我用allegro 16.6 ,出了一个四层板的Gerber文件， TOP,GND,PWR,BOTTOM.其中PWR分了3V3和5V。 现在做完板子后，板子3V3与GND短路。 厂家反馈说我的Gerber文件中的过孔在GND层和PWR层隔离焊盘不一致，在GND层才0.127,在PWR层是0.7620，我在Allegro中查看了padstack：
, p/ W6 N' S6 X6 x) p5 q! h
( ?4 v/ R2 {: v# {8 P9 M* P这里面倒是有个0.127（这个数据？）。那PWR层与GND层怎么会产生不一样的隔离焊盘呢？

% J1 a4 v6 P4 D' c0 q4 `+ i这个VIA，是系统默认的，之前也一直用这个VIA做板子，也做了很多，一直也没有出问题。CAM350用得不熟，厂家说用那个可以看出来。厂家说可能我用的软件导出Gerber的时候出问题了，现在是真的不会了。

8 z0 @' z4 Y# g/ i) a) Z& J

sphai

正片就没这事了

回忆着回忆

感觉是隔离焊盘做太小了。（0.762-0.6)/ 单边才不到0.1mm  gerber文件丢出来看一下

w_w

via的flash是故意做小的，意思就是全连的意思。你的反焊盘做的比钻孔焊盘单边只大了3mil，很难做出来。看来板厂没有提醒你，一般大的板厂会反馈给你，或者你之前做的板厂直接给你加大了。。。

iliketolearn

这是GND VIA在PWR层的焊盘图形， 如果不是那个网络，那层是不会有铜焊盘的，所以隔离焊盘应该是0.7620mm, 不是0.1mm， 隔离的距离应该是0.7620-0.33(覆铜过孔直径）吧？
% F) Y! x% C7 L9 p: M4 s) b! H: w' F/ G
  J! Q( m" I  X# {

iliketolearn

; D% z; j+ U  _) R4 u2 [3 [
2 f, a6 ]; V/ ]+ k; C0 C
我现在认为隔离距离是0.7620(隔离焊盘直径）-0.3302（过孔直径）=0.432 , 0.432/2=0.216（圆环隔离距离）, 这个就是那个隔离距离吧。 现在是5V与3V3都打了过孔，都通过了GND层， 只有3V3的短路。 5V的没短路。
" I+ F8 ?& a* S$ k
% h4 o; c: ?" r7 y  i  M1 |  u  }
1 N; F4 e& ^5 n" Y+ w; F" K

iliketolearn

w_w 发表于 2024-10-30 20:47
via的flash是故意做小的，意思就是全连的意思。你的反焊盘做的比钻孔焊盘单边只大了3mil，很难做出来。看来 ...

0 O" g3 f' F" G2 c  l! Y- \我焊盘的单位是mm

回忆着回忆

iliketolearn 发表于 2024-10-30 21:12
我现在认为隔离距离是0.7620(隔离焊盘直径）-0.3302（过孔直径）=0.432 , 0.432/2=0.216（圆环隔离距离 ...

# `0 o* c% V1 h6 H' Z, P那就是板厂的问题

centem2015

查看自己导出的GERBER

Shieh

把生产文件发出来看看，你自己算一算，焊盘和隔离焊盘间距才3mil，你确定自己选的板厂可以做？
你说的0.127mm 那个是热风焊盘，只跟同一网络生效，也就是说 你的GND和3V3的短接，跟他没有关系（当然 你这个flash太小了 可能板厂加工有问题）

Vegeta

PWR层看看有没有3V3的过孔打在3V3铜皮与gnd铜皮之间

athena_lu

aarom 发表于 2024-10-31 01:48
% c* Q; L* i3 j+ {盲點:

1.內層正片 或 負片出圖.

& M: X4 D; _6 O# S沒拿掉內層PAD, 算間距是錯誤算法.
: d0 J' {5 |3 j( v# Y2 B
支持 ！
" d8 z8 v, P( f5 W' v; ]

iliketolearn

. P- ?: j' R) ~9 W5 t$ T0 ]% h3 B! |就是说， 这个属于GND的网络的过孔，在经过PWR层，实际的电路板是会有个跟表面层一样的铜焊盘，然后外面加个隔离区域，是么？ 我之前的理解，只有跟它有电气连接的内层会有铜焊盘。

iliketolearn

Vegeta 发表于 2024-10-31 11:09
3 v+ Q' f2 t1 pPWR层看看有没有3V3的过孔打在3V3铜皮与gnd铜皮之间

我查到有属于GND网络过孔，打在3V3和5V的分割线边缘（L3层）， GND是L2层，这个会可能导致3V3与GND短路么？ 右边的过孔是不小心添加的，后来检查没有发现。
9 g$ v5 O0 v/ [1 F$ I5 ]3 g- q4 B: X0 _
( K+ B6 E. j3 ~
( l# R; ]  `# V& u- G" L