如何避免GND铜皮只接触到一点点无盘化过孔？

觅路人

以前有看到类似DRC报错：无盘化的过孔只有一点点接触铜皮，会报 “同网络间距” 的DRC。
: O. f) x3 k8 W/ k# t+ p! {目前我的同网络间距设置全开了，还是没报错，因为整板有太多这种过孔只一点点接触铜皮，不好找，如果有DRC报错的话，会好找。
, C  [9 B& @6 ?, y# j所以，想请教大佬一下，要怎么设置？谢谢。
2 o- C/ j/ }; d9 m% E& E, K0 r

            图1  原图

( _& g1 a% ^( v

+ Y" k, v; K& r) `

. b; t, \. @; }                     图2  问题描述
! n6 t, h" U4 T' k

9990

把Hole to ... 都设置成ON
' P& Y  _) }0 X" q

candid

同网络的规则是不是没打开？

觅路人

candid 发表于 2024-10-22 14:51
同网络的规则是不是没打开？

% M( v# K7 K+ R5 C5 \% K/ X打开了

觅路人

aarom 发表于 2024-10-22 14:34
- L1 }9 ~& V! C3 {這是BUG, 只連接一層時, 能用未連接的DRC檢查.
只要鋪了一層 或 連接了一層, 第二層後是這狀態, 檢查不出 ...

; _$ p) P! a3 b2 \3 K) \好的，谢谢大佬

Lucky_ABC

你这个地方没有开吧
' a: w8 y( t/ i

( q6 h) a0 j' C2 {0 y

觅路人

Lucky_ABC 发表于 2024-10-23 09:33
5 q! d( K6 ]7 p你这个地方没有开吧

/ N$ [- K6 c4 ]没错，是这里，不过是17.4版本看到。大佬，知道16.6版本有没有这个设置吗？
! N* y- x/ q! F

觅路人

aarom 发表于 2024-10-23 11:08
: [! t9 w: J% `; S我是原廠檔案 C:\Cadence\SPB_16.6\share\pcb\examples\board_design\cds_routed.brd 沒開 沒試出來.
16 ...

& u! Y6 j8 j% g3 e  [7 P7 A/ C大佬，我的情况是：规则设置内层铜皮离走线20mil间距，然后外径22内径12mil的GND过孔离走线8mil安全距离，然后出现了铜皮有一点点接触到无盘化的过孔，不避让也没报DRC
6 \1 X+ [" I! N$ F

Ean666米乐

坐着学习容易打瞌睡，那我应该躺着学习。学习了。

Ean666米乐

糥糥的问一句：这个情况可不可以选择忽略？

觅路人

Ean666米乐 发表于 2024-10-23 15:16
1 U+ L% s2 ^9 i+ U糥糥的问一句：这个情况可不可以选择忽略？

若出现这种情况，制板厂会问：是增加焊环制作？还是掏开铜皮处理？
其他也没收到反馈有问题。

my9527

我也来学习了

觅路人

Lucky_ABC 发表于 2024-10-23 09:33
2 \' |* \0 @% @6 i) }你这个地方没有开吧

7 q, _$ n: `; H  e9 i16.6的设置找到了，也有这个设置，在下面的位置，谢谢大佬