如何避免GND铜皮只接触到一点点无盘化过孔？

觅路人

4 X0 t/ O* J5 j9 ^( T以前有看到类似DRC报错：无盘化的过孔只有一点点接触铜皮，会报 “同网络间距” 的DRC。
% X4 c2 T$ {5 I! E9 i# e目前我的同网络间距设置全开了，还是没报错，因为整板有太多这种过孔只一点点接触铜皮，不好找，如果有DRC报错的话，会好找。
$ l! }( J! z7 R/ X/ f: a所以，想请教大佬一下，要怎么设置？谢谢。
' G1 h: Y2 Z6 x% K# w# [  S3 M3 }3 H: q
4 W& A0 C9 ^) U" x% f2 V0 M
0 h/ f/ k% ^4 Q            图1  原图



+ G8 {$ y6 r7 |/ L5 I

                     图2  问题描述
0 O1 a4 G* [1 e6 }9 z: X

9990

& Y5 }, i( n9 A+ Q/ a
; e1 L* s( C6 [
0 k; k, T! _  `! b5 i把Hole to ... 都设置成ON
! Q1 m9 N5 E+ T' q

candid

同网络的规则是不是没打开？

觅路人

candid 发表于 2024-10-22 14:51
同网络的规则是不是没打开？

打开了
) d, k0 R+ Q9 ~9 M* W. V; }) }

觅路人

aarom 发表于 2024-10-22 14:34
0 B! f1 n( V$ D/ _這是BUG, 只連接一層時, 能用未連接的DRC檢查.
只要鋪了一層 或 連接了一層, 第二層後是這狀態, 檢查不出 ...

好的，谢谢大佬

Lucky_ABC

你这个地方没有开吧
5 U# v; l5 q# b+ f
" L% T3 `% D* e
0 D) d5 X4 D# V* S; `

觅路人

Lucky_ABC 发表于 2024-10-23 09:33
你这个地方没有开吧

% o% a5 f; B# H% j8 M7 g没错，是这里，不过是17.4版本看到。大佬，知道16.6版本有没有这个设置吗？
- _% S$ ~  w* {$ O% N4 {3 q4 R# |9 J( p

觅路人

aarom 发表于 2024-10-23 11:08
2 y$ b5 ^- J/ Z% n我是原廠檔案 C:\Cadence\SPB_16.6\share\pcb\examples\board_design\cds_routed.brd 沒開 沒試出來.
16 ...

' ]6 ?+ d* K# F( L# f/ |; m& D) R大佬，我的情况是：规则设置内层铜皮离走线20mil间距，然后外径22内径12mil的GND过孔离走线8mil安全距离，然后出现了铜皮有一点点接触到无盘化的过孔，不避让也没报DRC

Ean666米乐

坐着学习容易打瞌睡，那我应该躺着学习。学习了。

Ean666米乐

糥糥的问一句：这个情况可不可以选择忽略？

觅路人

Ean666米乐 发表于 2024-10-23 15:16
; g) p2 D+ R7 U5 m' P糥糥的问一句：这个情况可不可以选择忽略？

6 E% T9 A+ }1 e若出现这种情况，制板厂会问：是增加焊环制作？还是掏开铜皮处理？
0 X6 ^6 s4 c$ [  q其他也没收到反馈有问题。
) [" G) b9 G" `5 n" j

my9527

我也来学习了

觅路人

Lucky_ABC 发表于 2024-10-23 09:33
/ I6 w& E$ t; |$ S& k0 m% F你这个地方没有开吧

! a& T: n, F; J7 w1 [2 ]9 r16.6的设置找到了，也有这个设置，在下面的位置，谢谢大佬

' M: ~3 G8 V. a& x5 o8 U