如何避免GND铜皮只接触到一点点无盘化过孔？

觅路人

- X" v' N8 R$ {; ^- B7 P- k6 T% Z9 w以前有看到类似DRC报错：无盘化的过孔只有一点点接触铜皮，会报 “同网络间距” 的DRC。
; i" f# m5 k; c0 v  m目前我的同网络间距设置全开了，还是没报错，因为整板有太多这种过孔只一点点接触铜皮，不好找，如果有DRC报错的话，会好找。
& D$ h! b" T5 I7 \所以，想请教大佬一下，要怎么设置？谢谢。


            图1  原图
4 A/ ]# h' L( R) @: t8 f6 g



* ]! ~; c+ V6 Z3 a3 y' U7 L
5 A; W4 R- M7 d1 M% o! f2 ?                     图2  问题描述
9 s! }7 Q9 D. y3 }

9990

把Hole to ... 都设置成ON

candid

同网络的规则是不是没打开？

觅路人

candid 发表于 2024-10-22 14:51
7 B. f5 d2 h5 k3 u  U" w. a同网络的规则是不是没打开？

打开了

觅路人

aarom 发表于 2024-10-22 14:34
6 }/ x' ]+ A; i% l& k3 w這是BUG, 只連接一層時, 能用未連接的DRC檢查.
只要鋪了一層 或 連接了一層, 第二層後是這狀態, 檢查不出 ...

好的，谢谢大佬

Lucky_ABC

你这个地方没有开吧

5 g0 [; L0 k/ Z. ~# B

觅路人

Lucky_ABC 发表于 2024-10-23 09:33
5 b" n' X# @* L+ r4 L$ V' ]! K你这个地方没有开吧

没错，是这里，不过是17.4版本看到。大佬，知道16.6版本有没有这个设置吗？
5 g' J" D* |+ U& m1 i

觅路人

aarom 发表于 2024-10-23 11:08
我是原廠檔案 C:\Cadence\SPB_16.6\share\pcb\examples\board_design\cds_routed.brd 沒開 沒試出來.
9 q9 o3 w0 V" k16 ...

- \- p/ ~$ v' Q% [  x0 P大佬，我的情况是：规则设置内层铜皮离走线20mil间距，然后外径22内径12mil的GND过孔离走线8mil安全距离，然后出现了铜皮有一点点接触到无盘化的过孔，不避让也没报DRC
6 m( g+ G; |2 X# [+ m

Ean666米乐

坐着学习容易打瞌睡，那我应该躺着学习。学习了。

Ean666米乐

糥糥的问一句：这个情况可不可以选择忽略？

觅路人

Ean666米乐 发表于 2024-10-23 15:16
/ w9 R! |/ @" G0 n% {( W糥糥的问一句：这个情况可不可以选择忽略？

& j- w5 E4 C, i8 ^若出现这种情况，制板厂会问：是增加焊环制作？还是掏开铜皮处理？
' F0 ^8 Y7 A4 @4 p其他也没收到反馈有问题。
: m& X9 d. _  H+ P$ ~, l+ k2 m

my9527

我也来学习了

觅路人

Lucky_ABC 发表于 2024-10-23 09:33
$ I# w3 L: A, `7 B& @$ ]你这个地方没有开吧

16.6的设置找到了，也有这个设置，在下面的位置，谢谢大佬

' W" n3 o  ~/ J* s" h# F