从allgero导入到SI wave后出现的情况

yangyansiw

这是在allgero里面的情况：
! k. J. m2 N" b, I* y+ w# _, e

这是在SI wave里面的情况：


  C2 R+ w! U, U* g可以明显看到会生成一些没有网络属性的plane，这样导致内部的线全部短路了;
3 F! f; z8 u1 Z+ ~, E2 K% a
9 H9 T" y5 P2 C# r" u
2 P* o& Y# R6 H9 ~- G& R4 O这是在allgero打开保护层place_bound_top和place_bound_bottom后的效果

) b, S4 z7 |' j
$ Q# e3 W9 ]7 p  ~/ H; W. }. l
6 m2 c! }3 e: Y
发现就顶层出现了问题，底层的话是没问题的，奇怪：

底层图
$ p/ Z5 a  g" G' E
感觉在导入到SI_WAVE时把place_bound导入了，但还是有些问题一是，主芯片BGA颗粒的bound已经被我删掉了，它还是会生成的，二是我bound那层导出的时候是不显示的，还是软件自动选择的 ，比较疑惑，望有人解答：

yuxuan51

siwave是会出现一些将非金属层转成金属层的错误，我一般就是在siwave里手动将那些生成的错误金属层删除，第二个建议你可以试下在打开封装文件，去掉place_bound和其他对电磁仿真无关的层再保存，然后替换掉原来的封装文件，不过这个方法我没试过，不知道可行性怎么样。

yangyansiw

7 p" ~9 H- G8 f' V& u

yuxuan51 发表于 2012-9-7 13:26
3 S0 S* J, O, x' Q* c7 @siwave是会出现一些将非金属层转成金属层的错误，我一般就是在siwave里手动将那些生成的错误金属层删除，第 ...

( Z& D  L7 K1 h& B" ]1 D) u   嗯 谢谢 版主的建议 考虑到做原件封装实属不易，所已没有改，不过进过提醒确实感觉是封装多余层的问题，每个原件都会在顶层留下一个或者两个没有网络的plane，还有在删除过程中发现subtract很好用，没有铺铜的地方，使用subtract在悬着矩形或者。。，删起来很便捷。。。