10G差分线的布线长度

七彩雨

从FPGA到光模块的10G差分线，长度控制在多少比较合适呢？或者是说信号传播时延最多不能超过多少？板材选用的是高TG板材TU-872 SLK，介电常数为3.5，经计算在这种板材的中的信号速度为158ps/inch。

EagleJi

长度不是固定的。首先你要明确这个信号的插损是多少。然后根据目前的材料仿真看一下，多少线长能保证这个指标。如果机构设计不能保证这个线长，那你们得换材料。因为线长这个因素是由机构的定位决定了你的实际长度是多少的。

dzkcool

高速信号的PCB设计主要考虑链路的阻抗、损耗，长度尽量短，从经验上来看，TU-872 SLK可以满足板级10G速率的信号设计

wangmengsu915

参考IEEE 802.3协议规范中对插损的要求；根据单板的布局，大概能知道FPGA到光模块的最大走线长度；插损约束要求有了，就能确定什么板材合适；

七彩雨

wangmengsu915 发表于 2023-11-2 09:43
参考IEEE 802.3协议规范中对插损的要求；根据单板的布局，大概能知道FPGA到光模块的最大走线长度；插损约束 ...

知道插损值，如何估算走线长度和板材呢？如果不做仿真的话

wangmengsu915

七彩雨 发表于 2024-1-3 17:22
知道插损值，如何估算走线长度和板材呢？如果不做仿真的话

, I2 t% ^7 M, I4 {8 S" w( h  L那至少得知道：每种板材对应的走线单位插损值(db/inch) ，比如：FR4大概 1dB/inch@5.15625GHz  

七彩雨

# C4 H* B- Z+ i% f3 [7 |3 j/ {: f) @

wangmengsu915 发表于 2024-1-4 14:50
那至少得知道：每种板材对应的走线单位插损值(db/inch) ，比如：FR4大概 1dB/inch@5.15625GHz

板材损耗因子为0.008（10GHZ情况下），可以算出来插损是多少dB/inch吗？

七彩雨

/ G( R1 p  F  M: |: H

七彩雨 发表于 2024-1-4 15:18
' {+ B# T2 j. W! ]3 J/ G板材损耗因子为0.008（10GHZ情况下），可以算出来插损是多少dB/inch吗？

查了资料，说是损耗主要由导线损耗和介质损耗引起，分别有个计算公式
4 I% r+ k$ y) }( e" g5 E1 j; I
7 s4 M8 \5 \6 L3 t. D

七彩雨

wangmengsu915 发表于 2024-1-4 14:50
- A" h6 d7 x& @那至少得知道：每种板材对应的走线单位插损值(db/inch) ，比如：FR4大概 1dB/inch@5.15625GHz

走线长度为6.845inch，阻抗为100，线宽4.1mil，所用板材（TU872）介电系数为3.5，损耗因子为0.008,信号频率10G
根据相关公式估算了一下：
导线引起的总衰减为：6.845*36/（4.1*100）*3.162=1.899dB
- a) W# f2 X/ }. Y介质引起的总衰减为：6.845*2.3*10*0.008*1.87=2.356dB
% q4 b1 ?7 X  k- i* t* h共4.255dB
要求信号线插损为：-8dB
2 ^% O  q- Q% c7 ^故走线长度和所用板材满足要求。
  g) h2 Z" w. m  e. t5 q0 d不知我这样分析对不对？请指教
. A4 E6 Q6 t8 V7 u- T5 x7 C8 t

wangmengsu915

七彩雨 发表于 2024-1-5 09:34
走线长度为6.845inch，阻抗为100，线宽4.1mil，所用板材（TU872）介电系数为3.5，损耗因子为0.008,信号频 ...

' ~9 e- a. k, t4 l* j能仿为啥要计算呢

七彩雨

wangmengsu915 发表于 2024-1-6 10:10
! A6 C; V$ w3 e; |" j能仿为啥要计算呢

不会仿啊
- w& u0 V  D$ e4 B( n3 Z: N% x$ Z9 G7 u

cailiu

长度不是固定的。首先你要明确这个信号的插损是多少。然后根据目前的材料仿真看一下，多少线长能保证这个指标。如果机构设计不能保证这个线长，那你们得换材料。因为线长这个因素是由机构的定位决定了你的实际长度是多少的。