10G差分线的布线长度

七彩雨

从FPGA到光模块的10G差分线，长度控制在多少比较合适呢？或者是说信号传播时延最多不能超过多少？板材选用的是高TG板材TU-872 SLK，介电常数为3.5，经计算在这种板材的中的信号速度为158ps/inch。

0 y: \4 Q8 w, U

EagleJi

长度不是固定的。首先你要明确这个信号的插损是多少。然后根据目前的材料仿真看一下，多少线长能保证这个指标。如果机构设计不能保证这个线长，那你们得换材料。因为线长这个因素是由机构的定位决定了你的实际长度是多少的。

dzkcool

高速信号的PCB设计主要考虑链路的阻抗、损耗，长度尽量短，从经验上来看，TU-872 SLK可以满足板级10G速率的信号设计

wangmengsu915

参考IEEE 802.3协议规范中对插损的要求；根据单板的布局，大概能知道FPGA到光模块的最大走线长度；插损约束要求有了，就能确定什么板材合适；

七彩雨

wangmengsu915 发表于 2023-11-2 09:43
参考IEEE 802.3协议规范中对插损的要求；根据单板的布局，大概能知道FPGA到光模块的最大走线长度；插损约束 ...

知道插损值，如何估算走线长度和板材呢？如果不做仿真的话
$ ^( G/ f3 d: ~4 B3 Y

wangmengsu915

七彩雨 发表于 2024-1-3 17:22
+ L' o. J/ @- x# y# n4 [6 r2 s2 S! u& [知道插损值，如何估算走线长度和板材呢？如果不做仿真的话

* V5 k0 I7 A/ ^1 o! l那至少得知道：每种板材对应的走线单位插损值(db/inch) ，比如：FR4大概 1dB/inch@5.15625GHz  
2 V8 w. M# U/ b2 k% r- ?6 {  {

七彩雨

wangmengsu915 发表于 2024-1-4 14:50
; `% x" P; p9 U6 X& E9 U那至少得知道：每种板材对应的走线单位插损值(db/inch) ，比如：FR4大概 1dB/inch@5.15625GHz

: q7 f- A9 b; t' Q2 o! E$ I' k+ ]5 y板材损耗因子为0.008（10GHZ情况下），可以算出来插损是多少dB/inch吗？

七彩雨

) C( Y" ]) ~) [' D# |

七彩雨 发表于 2024-1-4 15:18
板材损耗因子为0.008（10GHZ情况下），可以算出来插损是多少dB/inch吗？

  i4 ]  w9 s; y% A9 L- Y7 M, C查了资料，说是损耗主要由导线损耗和介质损耗引起，分别有个计算公式

) k  o2 _" V1 \5 N8 _

七彩雨

% W4 ]! ^% ?' z; `* x1 _

wangmengsu915 发表于 2024-1-4 14:50
那至少得知道：每种板材对应的走线单位插损值(db/inch) ，比如：FR4大概 1dB/inch@5.15625GHz

走线长度为6.845inch，阻抗为100，线宽4.1mil，所用板材（TU872）介电系数为3.5，损耗因子为0.008,信号频率10G
根据相关公式估算了一下：
0 h, J( j  Z1 Z) C. K$ F# Q% U导线引起的总衰减为：6.845*36/（4.1*100）*3.162=1.899dB
5 `+ p9 d8 k! a5 m' w; W7 Z介质引起的总衰减为：6.845*2.3*10*0.008*1.87=2.356dB
共4.255dB
要求信号线插损为：-8dB
$ F. h: ~* W' E( j5 C+ ?# n( c1 ^% J故走线长度和所用板材满足要求。
/ H" Z9 \8 y. t8 y4 L不知我这样分析对不对？请指教
$ Z5 l" f$ u4 y! t2 V

wangmengsu915

七彩雨 发表于 2024-1-5 09:34
走线长度为6.845inch，阻抗为100，线宽4.1mil，所用板材（TU872）介电系数为3.5，损耗因子为0.008,信号频 ...

能仿为啥要计算呢
0 S: p. R' S) Q% W

七彩雨

wangmengsu915 发表于 2024-1-6 10:10
- N; @5 V$ i7 ]能仿为啥要计算呢

; U0 v9 j# F& Z  P% Q: L! Z不会仿啊

cailiu

长度不是固定的。首先你要明确这个信号的插损是多少。然后根据目前的材料仿真看一下，多少线长能保证这个指标。如果机构设计不能保证这个线长，那你们得换材料。因为线长这个因素是由机构的定位决定了你的实际长度是多少的。