10G差分线的布线长度

七彩雨

从FPGA到光模块的10G差分线，长度控制在多少比较合适呢？或者是说信号传播时延最多不能超过多少？板材选用的是高TG板材TU-872 SLK，介电常数为3.5，经计算在这种板材的中的信号速度为158ps/inch。
; B9 R) M% I" z2 s7 F9 k. O* B: |8 o7 H
  Z$ p  [2 D; v! S2 q) j, U

EagleJi

长度不是固定的。首先你要明确这个信号的插损是多少。然后根据目前的材料仿真看一下，多少线长能保证这个指标。如果机构设计不能保证这个线长，那你们得换材料。因为线长这个因素是由机构的定位决定了你的实际长度是多少的。

dzkcool

高速信号的PCB设计主要考虑链路的阻抗、损耗，长度尽量短，从经验上来看，TU-872 SLK可以满足板级10G速率的信号设计

wangmengsu915

参考IEEE 802.3协议规范中对插损的要求；根据单板的布局，大概能知道FPGA到光模块的最大走线长度；插损约束要求有了，就能确定什么板材合适；

七彩雨

wangmengsu915 发表于 2023-11-2 09:43
( P9 u: t2 v4 }  v参考IEEE 802.3协议规范中对插损的要求；根据单板的布局，大概能知道FPGA到光模块的最大走线长度；插损约束 ...

$ _. B- c/ T* I! @( w知道插损值，如何估算走线长度和板材呢？如果不做仿真的话
6 L4 B7 [- _) F; w2 F

wangmengsu915

七彩雨 发表于 2024-1-3 17:22
知道插损值，如何估算走线长度和板材呢？如果不做仿真的话

! @' v- m5 y# u# I那至少得知道：每种板材对应的走线单位插损值(db/inch) ，比如：FR4大概 1dB/inch@5.15625GHz  

七彩雨

" E7 H1 N4 u: h$ W6 N% G

wangmengsu915 发表于 2024-1-4 14:50
那至少得知道：每种板材对应的走线单位插损值(db/inch) ，比如：FR4大概 1dB/inch@5.15625GHz

板材损耗因子为0.008（10GHZ情况下），可以算出来插损是多少dB/inch吗？
  F- S3 @  S5 x

七彩雨

  y/ ]' q# m5 x7 r  C- L

七彩雨 发表于 2024-1-4 15:18
: _. S( t, G1 D/ N! y# B  t8 g8 z板材损耗因子为0.008（10GHZ情况下），可以算出来插损是多少dB/inch吗？

' n4 z5 q% V$ D4 X查了资料，说是损耗主要由导线损耗和介质损耗引起，分别有个计算公式

9 N- r5 @$ [, l6 W: }

七彩雨

wangmengsu915 发表于 2024-1-4 14:50
那至少得知道：每种板材对应的走线单位插损值(db/inch) ，比如：FR4大概 1dB/inch@5.15625GHz

走线长度为6.845inch，阻抗为100，线宽4.1mil，所用板材（TU872）介电系数为3.5，损耗因子为0.008,信号频率10G
0 I; r$ V* r  [7 p! _根据相关公式估算了一下：
导线引起的总衰减为：6.845*36/（4.1*100）*3.162=1.899dB
' ?: m! Y* q6 n( l+ w. ]$ \介质引起的总衰减为：6.845*2.3*10*0.008*1.87=2.356dB
共4.255dB
要求信号线插损为：-8dB
故走线长度和所用板材满足要求。
% K; r! o  e) R# M# f不知我这样分析对不对？请指教
6 W2 }& x* G1 i' a

wangmengsu915

七彩雨 发表于 2024-1-5 09:34
4 X/ H. ]' F: V2 [走线长度为6.845inch，阻抗为100，线宽4.1mil，所用板材（TU872）介电系数为3.5，损耗因子为0.008,信号频 ...

能仿为啥要计算呢

七彩雨

wangmengsu915 发表于 2024-1-6 10:10
能仿为啥要计算呢

/ Z# T9 M# y* u/ k7 @# b不会仿啊

cailiu

长度不是固定的。首先你要明确这个信号的插损是多少。然后根据目前的材料仿真看一下，多少线长能保证这个指标。如果机构设计不能保证这个线长，那你们得换材料。因为线长这个因素是由机构的定位决定了你的实际长度是多少的。