遇到一个关于铺铜的问题，求助一下。

77991338

昨天在画板子的时候，突然发现我在整板铺地的时候，复制拷贝铜皮以后，双击复制的铜皮设置铜皮的层，设置好以后重新铺铜。但是出现一个问题，就是重新铺的铜皮不会避让，会在以前原有铺好的铜皮里面也会铺进地网络，搞的我莫名其妙的，以前整板铺铜我也是这样的，都不会出现这样的问题。有没有人能帮忙解答下啊？

黑驴蹄子

你的意思我不太清楚

+ @% O" D/ `, l3 |' H1 }  w复制的铜皮一般里面的网络都是NO NET，要重新设置NET,你看看你复制的铜的网络有没有改成GND
3 H  {9 [& w) F" H
, d; e( G9 a( ?; Y" H$ d

77991338

黑驴蹄子 发表于 2012-6-7 12:04
你的意思我不太清楚
0 F1 a4 i; Q. O* @
复制的铜皮一般里面的网络都是NO NET，要重新设置NET,你看看你复制的铜的网络有没有 ...

0 z# n0 W9 Y5 f" B' U$ O已经改过了，我的意思就是说，比如我的TOP和BOTTOM层需要整板铺地，我先手动在BOTTOM画一个铺铜区域，然后我把这块铺铜复制一次，在粘贴，现在BOTTOM层就有两层铜皮，其中复制的那层铜皮是没有网络属性的。我选中复制的那一层，将铜皮的网络设置为DGND，然后在层选项那里选择TOP层，这样的话就不用在手工去TOP画铜皮了。以前遇到不同层相同形状的铜皮我都是这样做的，可是昨天突然遇到这个问题，就是这样复制的铜皮在铺DGND网络的时候它会和以前我处理电源的铺好的铜皮不避让，有的更是直接铺在以前的电源铜皮里面，重叠在一起。

黑驴蹄子

77991338 发表于 2012-6-7 12:57
已经改过了，我的意思就是说，比如我的TOP和BOTTOM层需要整板铺地，我先手动在BOTTOM画一个铺铜区域，然后 ...

9 Z  V, |! u: s/ M; [: m+ x  M9 J既然你原来处理的电源地网络和你复制的铜是想通的而网络，那他们是会叠到一起的
5 z* W3 S5 n" Q- p+ d* _" M4 [
$ c2 T! X. S6 I5 _$ U  ~如果你不想他覆盖住你原来的铜皮，你双击你复制的铜皮，选下这个试试
' _0 @; i  K: A9 h6 t; }, a; v

77991338

黑驴蹄子 发表于 2012-6-7 13:19
既然你原来处理的电源地网络和你复制的铜是想通的而网络，那他们是会叠到一起的

9 {( K! A$ O1 K- Z/ L# a如果你不想他覆盖住你 ...

不是的呢，现在是我那样铺铜，DGND网络也会和TOP层以前铺好的其它的网络铺铜叠在一起，比如VCC,3.3v什么的。

黑驴蹄子

77991338 发表于 2012-6-7 13:45
不是的呢，现在是我那样铺铜，DGND网络也会和TOP层以前铺好的其它的网络铺铜叠在一起，比如VCC,3.3v什么的 ...

. i: }8 L! d" Z2 `+ r我经常这样复制铜皮的，也不会出现这种问题的，在排除软件问题的前提下，你查查下面几点：

7 O* ?& A+ L2 ]5 W6 S7 \" W, B+ E" \1，你看看PREFERENCE里面的ONLINE DRC,开了没
9 A+ I" ~( ?: Z: s2 E( @' ^
2，还有你的规则里的间距规则设置情况
' G7 G7 V0 v9 G+ W7 k! G
3，规则中允许短路的规则设置情况

8 ^0 e. t  `5 \& a2 T+ `$ y4，确保你复制的是POY，而不是FILL啊
0 x0 z+ h6 ]: ?. f% L, K5 l, p% Q
5，我也想不出来了.......{:soso_e127:}

5 k- T8 Q8 m8 ?1 m, C你再试试，不行的话给我截个图看看呢

黑驴蹄子

77991338 发表于 2012-6-7 13:45
: h$ `. u! J8 f; t& C" @不是的呢，现在是我那样铺铜，DGND网络也会和TOP层以前铺好的其它的网络铺铜叠在一起，比如VCC,3.3v什么的 ...

77991338

黑驴蹄子 发表于 2012-6-7 14:33
* T( e7 [" H3 h8 Q; q我经常这样复制铜皮的，也不会出现这种问题的，在排除软件问题的前提下，你查查下面几点：
% k% P6 y$ A7 d, S7 z8 ]5 {
, o2 U1 q! e7 B' t$ O- g1，你看看P ...

4 D# V+ g  z! H) O1 c1 o( k7 Y我在画板子的过程中 在线DRC我是从来不开的，太麻烦了；间距规则的话我也仔细看过了，我一般都会对poly设置15mil的间距的；至于允许短路这个情况应该不可能，因为我这个情况就是在同一个项目中发现的，我项目初始就把规则全部设定完毕，后期我是很少去修改的；我在画板子的时候很少会用到fill的，一般都是poly。我也在这郁闷呢，本来还好端端的，刚开始的时候这样复制过好几次铜皮都没事，后来PCB评审的时候有些地方需要修改，我就删了铜皮，修改完毕后继续这样复制就不行了。

77991338

黑驴蹄子 发表于 2012-6-7 14:33

这几项电器性检查是肯定会全部勾选的，好吧，我上图。

黑驴蹄子

77991338 发表于 2012-6-7 15:58
我在画板子的过程中 在线DRC我是从来不开的，太麻烦了；间距规则的话我也仔细看过了，我一般都会对poly设 ...

可能是软件出问题了吧，毕竟大家都是盗版，你可记得上次我问你那个自动结束走线的功能，我的ADW09可以，我装了ADS09和AD10都不可以，你说可郁闷啊，AD用多了之后会发现BUG也还是挺多的

, O4 y+ U, P5 x; O+ B你用AD时间也挺长了我知道，看看你的覆铜设置之类有没有什么问题，不行重启下软件之类的试试，要不应该没什么地方设置的了

77991338

黑驴蹄子 发表于 2012-6-7 16:02
可能是软件出问题了吧，毕竟大家都是盗版，你可记得上次我问你那个自动结束走线的功能，我的ADW09可以，我 ...

  E% f/ i* G4 X有可能呢，估计也是软件出线问题了，我自己在好好捣鼓捣鼓吧，盗版货就是贰啊。谢谢你了。

随风2047

我也遇到这个问题，改完板子之后，铺地，除了电源没连起来，所有的网络都成了一块
2 f' S2 E3 j8 v: m$ D对比同时打开的其他板子，规则设置没问题，重新铺过几次，还是解决不了，该怎么办呢