请问cadence原理图如何删除板框外器件

lzhp1236

一、问题背景描述：情况1：修改原理图时，在orcad使用annotate自动命名功能，每次都会出现“005页面同时有两个BLOCK”的警报，但人工却无法找到。
. R9 S! }0 O+ G+ N
/ _, D0 l2 t" t3 \- b6 E% E
后续分析，是复制器件时，不小心将之前的页面的block也复制过来了，还放置在了板框外的右下方。因页面一直没法看板框外的信息，导致无法发现（该故障DRC无法检出）。
1 I/ r, ^  X; Y) |
（通过搜索，定位多余的block在板框外）

情况2：根据上述场景拓展了一下，发现ORCAD复制多个器件时，是可以将目标放置在板框外的。放置在板框外左右的还能看见，但板框外上下的却看不到，也无法选择。
这种情况下，DRC无法检出，仅在重新编码时会提示有名称重复的器件（但肉眼完全看不到）。


/ b$ e/ c- o: h5 K! w0 o/ {

1 P# p) O. {1 W7 w7 w
0 Q6 O+ ~  u8 a( N% B二、问题：
$ T# W, c$ Y& E" J9 R1.请问，如何检查板框外部？板框最小只能缩小到满屏的大小。
+ u9 R# ^' b0 p1 n) k9 W7 _0 J: F2.如何检测板框外是否还有其他器件？
7 y" k% V1 g& L& `+ d
% J. W. g$ B8 v, j& s4 X5 m附录：
& h  S7 s7 V- I& s请问，下图中的页面，有多少个元器件？（提示：有一个滤波电路）
' o, W( P8 q- ?* m
5 U" R) ?  G1 v1 R/ l1 V2 S( U
) k) w* d3 K$ [/ r

BrianLee

简单粗暴一点，把需要部分电路剪切到另一个page，然后删除该PAGE。可行？
8 n$ ?1 W) b% ?( j( {

Abracadabra

将图纸改大后，删除，再改回来

lzhp1236

Abracadabra 发表于 2023-7-9 13:21
将图纸改大后，删除，再改回来

' Z! Y- ^' G) ~. `  Z( B0 a如果之前图框小的话，改大了，就能看。但如果一开始就已经是大图的话，结果还是一样。
话说这种放在板框外的能用DRC之类的检查出来吗？
: X/ z  Y: m4 G/ G7 _; Q

Abracadabra

lzhp1236 发表于 2023-7-10 14:09
2 b) S& O: J2 [+ O# t1 N如果之前图框小的话，改大了，就能看。但如果一开始就已经是大图的话，结果还是一样。
5 Y9 N: H4 k, @# k话说这种放在板框 ...

这种已经连接上的在DRC中检测不出来。跑到图纸外面的情况也不是经常遇到吧，没必要纠结这个，手动改了就是，软件也有局限的地方。

lzhp1236

Abracadabra 发表于 2023-7-10 15:07
这种已经连接上的在DRC中检测不出来。跑到图纸外面的情况也不是经常遇到吧，没必要纠结这个，手动改了就 ...

5 N/ ^) E7 M" K$ W对，正常的情况下是没什么问题的······问题是给大领导发现了，质问我为什么没检查出问题（我学cadence就半年多，还不是一直在用）

我之所以追问，是因为我验证过，确定这种情况下ORCAD能正常生成网表。原理图框外的器件也能正常导入allegro，导致问题很难发现。

lzhp1236

BrianLee 发表于 2023-7-9 08:46
/ M5 p% K8 u- k0 l% I简单粗暴一点，把需要部分电路剪切到另一个page，然后删除该PAGE。可行？

7 B( Z8 v$ i# A& h这样可以，我目前就是这么做的。

, Z+ l2 g, b' C$ I& r1 ]% n2 B但缺点有三个：
/ v5 T' d' M1 Q) a- z  ^& ^/ F1.页面一多时，很费时间。
  r) c/ P7 C: y2.无法检测的话，自然就无法验证······其他人就不知道我做了还是没做。
& K# W) c, i7 F3.问题没根治，下次还有可能发生。

5 d. L2 S! q4 k, W! k( N; O我今天验证了一下，框外的电路能正常生成网表并导入allegro。   
/ n, q( c. u, w, ^! `如果有人使坏特意将电路放置在板框外，就能神不知鬼不觉的移植一个电路进P-CB（特别是layout和原理图并不是同一个人，又或图纸打包转手的情况）。

5 V1 X5 z! t0 o9 q0 F; V: y

Abracadabra

lzhp1236 发表于 2023-7-10 18:02
对，正常的情况下是没什么问题的······问题是给大领导发现了，质问我为什么没检查出问题（我学cade ...

0 A5 O% F# H' l2 E是你画的图吗？稍微懂点不会这样画在外面的。都是图纸范围内

lzhp1236

1 ]# x/ i) z4 Y9 t

Abracadabra 发表于 2023-7-10 19:03
是你画的图吗？稍微懂点不会这样画在外面的。都是图纸范围内

确实是我，问题其实也是一个不常见的小问题。主要是没找到解决办法，不好做回应工作。
背景：
! M8 N$ u. [" O' E我复制电路的时候，意外的将右下角的BLOCK也框选了。将电路复制进页面时，电路放在框内，但这个BLOCK放置在框下方了。
因为并不影响实际电路，所以我直至完成布板都没发现。是领导检查发现的（仅在使用annotate功能时，有info提示“同一个页面有多个block，忽略其中一个”）。

$ I" D3 M& D' L" O2 I然后就衍生出相关问题了（要添加进checklist）：
1.既然block能意外放在框外，那么电路是不是也可以？——经测试，复制多个电路时可以。虽然鼠标所在位置不行，但鼠标以外的电路不受限制。
' F2 y& e! j7 r* d2.框外的电路能正常生成网表吗？不能的话可以忽略。——经测试，可以。我甚至将该问题网表导入过allegro，确定能正常绘制。
- \3 _1 k/ q; q3.放置在框外，能发现检测吗？——这是我发帖想请教的核心问题，因为本人暂无找到快速发现和检测的方式（DRC不警告、重命名没额外提示）。小图可以通过放大尺寸发现，但大图不一定（因为没办法放的再大了）。而且逐页检测的方式会产生很多无用功。
4.现在有无处理方式？1）较为根治的方法有一种：新建页面，仅将原页面框内的电路剪切至新页面框内。2）就是上述的放大页面后查看（缺点是超出65*65的范围还是看不见）。3）先将框内的电路全部删除，然后用“全选（ctrl+a）→剪切→粘贴”的方式确认图中还有没有其他电路（缺点是费时费力）。


附件1：页面设置。1）将页面设置最大，2）将整个页面的电路挪动至框外，3）漏出部分为故意保留，起提示作用。


附件2：网表正常导出及验证时间



# J: g! {8 Y' \& @# a7 R( z+ p& `

wang7940q

9552569