找回密码
 注册
关于网站域名变更的通知
查看: 428|回复: 3
打印 上一主题 下一主题

今日说“法”:paramter 、localparam的小“秘密”

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2023-5-17 16:27 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
本帖最后由 Heaven_1 于 2023-5-18 10:20 编辑 + F" k2 _( a) X% m
( k; L) F# C* \5 D- ^8 Z. B

, \% C; Z1 A! V0 j/ f        本次的今日说“法”很简短,因为前面已经出了Verilog HDL的基本语法的学习内容,今天就简单回顾一下,具体的就不详细说了,想要详细了解的可以去翻一翻《一周掌握FPGA Verilog HDL 语法》
  s: M/ t! k6 C7 u; J( v在Verilog HDL中用parameter来定义常量,即用parameter来定义一个标识符代表一个常量,称为符号常量,即标识符形式的常量,采用标识符代表一个常量可提高程序的可读性和可维护性。parameter型数据是一种常数型的数据,其说明格式如下:* [1 R' p2 o$ u9 D" S

$ @" i& L- |7 ^/ R        parameter 参数名1=表达式,参数名2=表达式, …, 参数名n=表达式;
. k6 T' e# N7 e) m3 e
6 |. {' v8 {/ t. m+ V        上面就是现在大多数教材中对 parameter 的定义和使用,参数型常数经常用于定义延迟时间和变量宽度。
; q/ s- n! Q- @) u; V1 H& ?4 Yparameter可用作在顶层模块中例化底层模块时传递参数的接口,localparam的作用域仅仅限于当前module,不能作为参数传递的接口。( l- i( x0 Z6 x' U3 x& r

$ [4 X6 E- I% K' A& s" H        但是在Verilog中,这是一个有争议的问题,即Parameter即作为常数,也作为参数使用是否合理合法的问题。
( d, P+ `4 ]$ O2 c) j& y在IEEE 2005标准之前,Verilog就是这样做的。但常数不仅需要安全的封装,而且还涉及知识产权(IP),常数参数不区分带来很多质疑。) ~" ?- s( K7 Y, n+ m3 ]

1 O* J+ f4 }4 d! |8 ?. _8 t        随着EDA规模发展,IP意识加强,常数更需要安全,因此IEEE在2005之后,加入localparam保留字,用于定义常数。
, q( `4 |' x" S; n0 W% P% W4 q- y( y/ n  D  [: O: i/ C! Q' h

4 |- A$ p4 K/ i       常数用于定义当前工程和文件中那些固定不变的变量。而参数则是可以用作LPM交换的数值,类似于C语言中的形式参数。Verilog中的代码模型被重复引用时,使用LPM可以根据现场需要,修改这些参数进行定制。显然常数是不需要被传递出去,不需要也不允许被现场定制的。
+ o2 a/ {7 i( ?4 G% y/ \7 \0 o8 G8 q" F/ k) T. c$ i% _' P7 {
        在2005版Verilog之前,常数参数不分的情况下,重用代码的使用者和重用代码的设计者可能不是同一个人(或团队),这样,很容易造成不明内部细节的使用者,不经意的修改常数,使得原本稳定的系统出问题,并反馈给该重用代码的设计者。另外一种情况,或更严峻的情况是,IP核的复杂性和成本都在增加。保护IP的意识逐渐增强,而攻击破解IP的人和团队也开始出现。这就使得IP作者必须保护自己的代码,常数如果作为参数传递出去,是一个非常重要的攻击漏洞,当然要补上。
4 I/ ^1 A! V8 j+ L/ k! k: b9 l/ N5 G& T' i: T" s
        因此,从现在开始,我们要将常数封装好,保护好自己的代码。通过paramter 、localparam以及其他的小“秘密”,我们要学习到更多东西。+ \  K3 w8 i) N% a) G2 t' U
; L* A( k4 \# H7 Y
        今日说“法”,带你了解FPGA更多的小秘密,小技巧。
( o5 |8 |& g/ A. y0 u
4 f3 ?9 `0 e# x$ ~/ f5 {        今日到此结束,愿大侠一切安好,有缘再见。
8 h3 r6 K% F; [# \
  • TA的每日心情
    开心
    2023-6-1 15:13
  • 签到天数: 1 天

    [LV.1]初来乍到

    2#
    发表于 2023-5-18 10:20 | 只看该作者
    Verilog太难学了
  • TA的每日心情
    难过
    2024-3-9 15:56
  • 签到天数: 1 天

    [LV.1]初来乍到

    3#
    发表于 2024-8-9 18:13 | 只看该作者
    学习学习学习
    您需要登录后才可以回帖 登录 | 注册

    本版积分规则

    关闭

    推荐内容上一条 /1 下一条

    EDA365公众号

    关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

    GMT+8, 2025-10-26 06:27 , Processed in 0.125000 second(s), 23 queries , Gzip On.

    深圳市墨知创新科技有限公司

    地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

    快速回复 返回顶部 返回列表