用Verilog或VHDL写一段代码,实现消除一个glitch（毛刺）

STGing

用Verilog或VHDL写一段代码,实现消除一个glitch（毛刺）

Crash

消除毛刺的方法，就是防止亚稳态的措施（例如降低时钟频率，用更快的触发器FF），因为毛刺可能会导致亚稳态

niubility

最好采用同步器的方式，将传输过来的信号经过两级触发器就可以消除毛刺。但这种方式消除毛刺是需要满足一定条件的，并不能保证一定可以消除，只能尽量降低毛刺的影响。

jack_are

module    glitch(
! I" ?3 r' n5 I7 v: [* `# X input      clk,
input      rst_n,
5 s7 b, h( D' z9 n0 M) y. V input      data,
output reg value_d);

3 m3 K& q. y' S/ Yreg  data_t0  ;
1 [/ p6 Z8 W% [" ]( P! }& v; ]: i& @
* A- }+ }% h8 }: O& X$ |always @(posedge clk or negedge rst_n) begin
   if(!rst_n) begin
; `$ a$ G+ G* q& Z6 y4 Y      data_t0  <= 1'b0;
      value_d  <= 1'b0;
0 h9 e. |# f+ V, I7 _     end
   else begin
      data_t0  <= data   ;
      value_d  <= data_t0;
$ p/ n5 w. P7 {/ ]9 ^/ n     end
4 B. [8 ~2 |, Tend
1 v: l' v# d1 m0 D- j$ x' q, X! u
6 w* P# t: q7 H7 Y$ p( K0 Vendmodule