PCB及电路抗干扰措施

taobao322

印制电路板的抗干扰设计与具体电路有着密切的关系，接下来，我们仅就PCB抗干扰设计的几项常用措施做一些说明。5 p% C: T, }# [& Y6 u- c2 M
2 K1 m8 {- p' m! @: ]% j
, X# y# X2 Z( Z) n7 a( W* Q; Y( `6 N5 k
1、电源线设计6 E8 a6 j5 s, d5 b0 }. d  O
  ~. H8 {$ S# O7 P6 a$ V6 {; s9 g$ o2 N5 ]( n- S: W

6 I8 ]: v1 t& i# l- E根据印制线路板电流的大小，尽量加粗电源线宽度，减少环路电阻。同时、使电源线、地线的走向和数据传递的方向一致，这样有助于增强抗噪声能力。
9 y" w- u' H% _8 d5 B2 ~: u

  s; _+ \- l# f2、地线设计
  }6 r+ d% y- j# ^7 a
) h' e+ @* s6 y4 ^4 r$ M
6 I! o8 J! P. t0 J+ f& C数字地与模拟地分开。若线路板上既有逻辑电路又有线性电路，应使它们尽量分开。低频电路的地应尽量采用单点并联接地，实际布线有困难时可部分串联后再并联接地。高频电路宜采用多点串联接地，地线应短而粗，高频元件周围尽量用栅格状大面积地箔。

2 @- \! m0 X( s, R- V+ j- Y3 S! C
接地线应尽量加粗。若接地线用很细的线条，则接地电位随电流的变化而变化，使抗噪性能降低。因此应将接地线加粗，使它能通过三倍于印制板上的允许电流。如有可能，接地线应在2~3mm以上。$ V  E+ [7 |) o+ q1 g3 F0 E, y
* y% J5 Q4 }; {, w  s+ r接地线构成闭环路。只由数字电路组成的印制板，其接地电路布成团环路大多能提高抗噪声能力。
6 [" o) P: H; M: Y$ S! k' F1 I! ]  I7 k$ D# ]- W# r
3、退耦电容配置4 }0 [8 W5 T9 n+ ^) C, i
% V# i& K) y+ l: k- b- t
. N$ N) A, G' U6 k, v( u+ X0 s) y3 i" X! U" L
PCB设计的常规做法之一是在印制板的各个关键部位配置适当的退耦电容。
( @/ g0 N7 z, K6 e& [7 O) `! v) P
4 G: t! r$ L# F3 t
3 f; V" ?/ L% [% W8 p7 I
退耦电容的一般配置原则是：
' d; s* `& @6 |, p7 X7 h% f
- l; ^# Y% ~2 F8 L9 ]- M5 a①电源输入端跨接10 ~100uf的电解电容器。如有可能，接100uF以上的更好。2 o) l, k2 N0 L6 Z3 z# E% g( q
# {$ o# \' x+ G" ]! W4 @
2 T6 B! a+ P! Y; u( l, `
②原则上每个集成电路芯片都应布置一个0.01pF的瓷片电容，如遇印制板空隙不够，可每4~8个芯片布置一个1 ~ 10pF的电容。
0 p) `5 q' J5 O2 v* F$ }' S, o* `7 Q. j7 R. x
) w# f7 X0 z0 b3 E; j- j  e9 {0 ^' I( V% N$ M" v7 n0 |
  z# ]  V4 X0 k+ y  D' t* t; K( P③对于抗噪能力弱、关断时电源变化大的器件，如 RAM、ROM存储器件，应在芯片的电源线和地线之间直接接入退耦电容。0 \+ L1 _7 C- n
* K, v4 x8 ^: o8 I" f( _& ?, u( v5 O6 E. K8 L2 V) v! q
! f8 I: l7 G  J$ a& h% z/ R) d2 {5 c: P; r: x2 d& B  ^" ?
④电容引线不能太长，尤其是高频旁路电容不能有引线。% m4 ?) S3 x7 A( |# K/ H$ n7 y1 q, O2 s
4 s( G* v* S, g, m- n1 E6 u, r

7 f. P% K4 ?: a7 d2 ?! T! G
, N; R) Z4 Y  H  e3 B& I4、PCB设计中消除电磁干扰的方法8 F7 q" r1 H% j7 k
) j5 _, F  K, V, Y  O( w

①减小环路：每个环路都相当于一个天线，因此我们需要尽量减小环路的数量，环路的面积以及环路的天线效应。确保信号在任意的两点上只有唯一的一条回路路径，避免人为环路，尽量使用电源层。
②滤波：在电源线上和在信号线上都可以采取滤波来减小EMI，方法有三种：去耦电容、EMI滤波器、磁性元件。