PCB板设计时抗ESD的方法有哪些

ephemeral

来自人体、环境甚至电子设备内部的静电对于精密的半导体芯片会造成各种损伤，例如穿透元器件内部薄的绝缘层；损毁MOSFET和CMOS元器件的栅极；CMOS器件中的触发器锁死；短路反偏的PN结；短路正向偏置的PN结；熔化有源器件内部的焊接线或铝线。为了消除静电释放(ESD)对电子设备的干扰和破坏，需要采取多种技术手段进行防范。0 Q$ x  l- D9 o% M

/ l* Y% F& r7 ^- n" v3 t# t5 n! Z) {' A/ M4 I5 I" H
& l4 H, _6 z" ~4 ^

在PCB板设计时，可以通过分层、恰当的布局布线和安装实现PCB的抗ESD设计。在设计过程中，通过预测可以将绝大多数设计修改仅限于增减元器件。通过调整PCB布局布线，能够很好地防范ESD。

3 t4 c4 E/ o- G$ u0 t
- E) `! X# H/ g& N以下是一些常见的防范措施：
( c( N4 ?. X% v, N
6 c: Z: X. b- b1 [1、尽可能使用多层PCB，相对于双面PCB而言，地平面和电源平面，以及排列紧密的信号线-地线间距能够减小共模阻抗和感性耦合，使之达到双面PCB的1/10到1/100。尽量地将每一个信号层都紧靠一个电源层或地线层。对于顶层和底层表面都有元器件、具有很短连接线以及许多填充地的高密度PCB，可以考虑使用内层线。
, `% X9 P% ^/ K& C- i/ P" }1 w4 N, D6 H* |' R# `2 E

2、对于双面PCB来说，要采用紧密交织的电源和地栅格。电源线紧靠地线，在垂直和水平线或填充区之间，要尽可能多地连接。一面的栅格尺寸小于等于60mm，如果可能，栅格尺寸应小于13mm。
6 Q+ o7 j+ l8 z) O: Y/ |# i$ C
' C; {2 }) w: T* N& z- P. O1 B/ t& @( U1 D/ D
7 C- r0 ~8 q, V3、确保每一个电路尽可能紧凑。
) G3 n6 U' A+ e, x. P
& \5 Y; Y0 ^8 [4 ]3 I9 m8 x3 s7 f3 S+ y. t
4、尽可能将所有连接器都放在一边。

' H; u: x; _7 g' w. I' o, [5 u2 \: u6 e  i5 \7 \; e+ _
- C, h9 A4 C1 i( Q! o) K' o# `! J5、如果可能，将电源线从卡的中央引入，并远离容易直接遭受ESD影响的区域。5 B: L, |  Y  b& @2 W, c. B# K

; c! x5 y9 E! c( g' B; p0 q/ q. |& x+ t& y& L; X+ M
6、在引向机箱外的连接器(容易直接被ESD击中)下方的所有PCB层上，要放置宽的机箱地或者多边形填充地，并每隔大约13mm的距离用过孔将它们连接在一起。+ r' E* T& I7 N* j# O# d+ n; t1 F

4 J! b' C. c9 C
7、在卡的边缘上放置安装孔，安装孔周围用无阻焊剂的顶层和底层焊盘连接到机箱地上。, G5 d" \, ~* q3 ^* Z- E+ [
1 Q: c* Y' t+ e" W9 B2 ]

' C% a! n; _) i# m! V1 D9 a8、PCB装配时，不要在顶层或者底层的焊盘上涂覆任何焊料。使用具有内嵌垫圈的螺钉来实现PCB与金属机箱/屏蔽层或接地面上支架的紧密接触。
# T! h6 U8 S, Q+ j% U: m
: i, I# ^6 d( [  _& r, P$ f' Z# j/ Z" t) C8 Z% A
+ T( X3 ~8 Z+ m6 h# `9、在每一层的机箱地和电路地之间，要设置相同的“隔离区”；如果可能，保持间隔距离为0.64mm。( }7 R( R5 K. q6 w

7 R1 Z/ i# j. o$ @
# D0 V2 d; n6 I. M$ I- M10、在卡的顶层和底层靠近安装孔的位置，每隔100mm沿机箱地线将机箱地和电路地用1.27mm宽的线连接在一起。与这些连接点的相邻处，在机箱地和电路地之间放置用于安装的焊盘或安装孔。这些地线连接可以用刀片划开，以保持开路，或用磁珠/高频电容的跳接。/ \6 K2 h0 F8 c3 w1 `7 |
0 c: H) G0 J8 ?6 g7 x5 U& [. P3 @' f; p: ^3 c, n
) q- ?  c) @% i
2 ?7 ~% [8 N  M" o/ N/ H+ C11、如果电路板不会放入金属机箱或者屏蔽装置中，在电路板的顶层和底层机箱地线上不能涂阻焊剂，这样它们可以作为ESD电弧的放电极。
& U/ z3 m6 Q! l6 p9 O/ ^0 v- g# l. X# O, C4 c. }4 A; s+ j/ s$ Z3 B
& H. Q  X( b+ K! \% v) e( ]5 q# \$ T7 Q' |/ c. J! [0 z
9 v3 Z9 f, X  B" w( M2 P12、要以下列方式在电路周围设置一个环形地：
5 K4 S1 Q8 Y/ i3 @' J4 D! Q1 A
; b7 b+ B! ~- `. S! T
(1)除边缘连接器以及机箱地以外，在整个外围四周放上环形地通路。6 r4 g7 S: O1 _
8 [: M+ z# W4 J2 R0 q9 A/ C  G! {' N# [9 L

(2)确保所有层的环形地宽度大于2.5mm。

% r5 k) e* S! d4 k- w6 W  a% D7 p7 u/ S7 [# x7 C
(3)每隔13mm用过孔将环形地连接起来。
  B6 p: x* t4 t2 J: C* J/ [4 R

(4)将环形地与多层电路的公共地连接到一起。0 m" j8 g" v+ o2 I
. D) K0 `" O! z3 ]! ], \
7 X2 A/ O4 Y* y8 o
(5)对安装在金属机箱或者屏蔽装置里的双面板来说，应该将环形地与电路公共地连接起来。不屏蔽的双面电路则应该将环形地连接到机箱地，环形地上不能涂阻焊剂，以便该环形地可以充当ESD的放电棒，在环形地(所有层)上的某个位置处至少放置一个0.5mm宽的间隙，这样可以避免形成一个大的环路。信号布线离环形地的距离不能小于0.5mm。


13、在能被ESD直接击中的区域，每一个信号线附近都要布一条地线。
# ^# b1 _; i8 y9 |6 E
* {. U( u; {0 w* u4 T
14、I/O电路要尽可能靠近对应的连接器。9 q. E( L& `0 Y) t+ s3 L7 M* V
( m/ h2 N& L* o5 J
' C) \% @' T6 d5 G: I% B: a5 s# Y; a) k& x8 K5 `7 {
15、对易受ESD影响的电路，应该放在靠近电路中心的区域，这样其他电路可以为它们提供一定的屏蔽作用。
( f2 \; D+ X9 l! p
1 [* S9 F% C1 ~" T/ U/ |; L
  \( e, P9 {/ M& O16、通常在接收端放置串联的电阻和磁珠，而对那些易被ESD击中的电缆驱动器，也可以考虑在驱动端放置串联的电阻或磁珠。! s1 `" P9 R0 Q7 t

0 m) Q9 T0 ~3 z2 L
5 N* W- }% z  H0 L17、通常在接收端放置瞬态保护器。用短而粗的线(长度小于5倍宽度，最好小于3倍宽度)连接到机箱地。从连接器出来的信号线和地线要直接接到瞬态保护器，然后才能接电路的其他部分。* }4 X6 a6 F* m! z. X
3 W4 X* c5 u! Y9 O- s& }0 s: s0 g
4 z! T0 F, c' f- q( }5 V$ F
18、在连接器处或者离接收电路25mm的范围内，要放置滤波电容。' D5 l  E  ]  V
% Y! A3 O! ?$ z  K4 Z% O& {$ Z: K5 g2 L- _8 e2 V

/ y) M/ v* X( r7 Y(1)用短而粗的线连接到机箱地或者接收电路地(长度小于5倍宽度，最好小于3倍宽度)。6 }4 q/ v2 Z8 Y
2 z9 ]3 H# p) m4 A' p7 M/ {! B0 E* s+ Q5 h2 g

(2)信号线和地线先连接到电容再连接到接收电路。
. X$ ^$ |/ r+ w  |. N
! m5 O  C4 E1 }% Z+ N$ {/ a0 R4 M3 C/ S4 S2 g+ D; U! y
19、要确保信号线尽可能短。* g  d# _% W, p
8 b% _4 @! N  N$ Z* }
! ^$ D/ o7 U2 b% @1 p: S
20、信号线的长度大于300mm时，一定要平行布一条地线。& [( K1 l* @8 K" b: x- u
# `5 J: e8 ]  f% |" N) u& N; i, n7 a& c! D6 `5 [. b
! [7 w$ ~! F7 F) O: H6 f9 z: z$ }* e6 ~6 S
21、确保信号线和相应回路之间的环路面积尽可能小。对于长信号线每隔几厘米便要调换信号线和地线的位置来减小环路面积。
- N, c! i& c  Q1 O

3 ?4 r2 n2 j/ ^2 I3 J/ b  x$ s: j22、从网络的中心位置驱动信号进入多个接收电路。

8 N8 e7 {# H3 f
6 y" c6 \6 x) Q' s3 H/ g" k1 s2 F23、确保电源和地之间的环路面积尽可能小，在靠近集成电路芯片每一个电源管脚的地方放置一个高频电容。
& q. P* x7 K9 @' ?