FPGA设计中如何实现同步时序电路的延时？

dragongfly

FPGA设计中如何实现同步时序电路的延时？
" A' p' v4 P& C# D$ U* S" b) u

Maskman

异步电路的延时实现：异步电路一半是通过加buffer、两级与非门等来实现延时，但这是不适合同步电路实现延时的。

风吹过后

同步电路中，对于比较大的和特殊要求的延时，一半通过高速时钟产生计数器，通过计数器来控制延时；对于比较小的延时，可以通过触发器打一拍，不过这样只能延迟一个时钟周期。