EDA365欢迎您登录!
您需要 登录 才可以下载或查看,没有帐号?注册
x
本帖最后由 Heaven_1 于 2022-12-6 09:25 编辑 : R& |5 a7 A% a3 V
& I5 _8 S. @* F% [由于公司项目需求,一直在找一款能跑Linux系统,外围接口丰富的,关键是必须要有CAN,UART,RMII等接口的芯片(无需LCD,HDMI,eDP)。对于一般的多媒体芯片来说,类似于瑞芯微,全志,海思,NXP等方案上,基本都是BGA封装的居多,CAN基本都是一路(本项目需要用到两路CAN)而且单芯片价格不便宜,再加上BGA封装对于PCB叠层的要求和SMT加工费用上的要求,最终选定了新唐的工业 物联网系列的NUC980DK61YC,成本上的优势还是蛮大的,芯片相关的资源配置以及应用如下图所示: ![]() 相关配置及应用
; `9 G5 C& @( |" E对于NUC980DK61YC LQFP128的封装来说,对于PCB的优势是不言而喻的,双层板即可,既可以省下PCB板材费用,又可省下SMT的加工费用,对于小白来说,手工焊接也是可行的。因为是内置的64MB SRAM,故无需高频布线,外置一片SPI Flash即可跑系统。 ; Z t7 h& f, ?: a& r8 I* G
5 I7 ^. ]# }5 N u8 i" @
选定了芯片,接下来就着手设计了。 第一:原理图设计 (1)电源设计 采用Type-c接口作为5V电源输入,如下图所示: ![]() Type-c电源输入
" S, H- g- a3 J9 a" ^9 DNUC980DK61YC 系统电源分别需要1.8V、1.2V、3.3V。本开发板采用集成3路PMU的电源芯片EA3059C(也可以采用独立LDO来设计),具体电路如下所示: ![]() EA3059C电路 : a, T/ b B, B; ^: x: _, k
(2)以太网电路设计 采用美国微芯LAN8720A-CP-TR,具体电路如下: ![]() LAN8720A-CP-TR电路 " g" L' c) o1 R; y
(3)USB电路和串口打印电路 采用CH340E作为USB转UART芯片,主要优点是封装更小了,外围简单,无需外置晶振,缺点是单片价格比其他的系列高一点。电路图如下所示: ![]() USB和串口打印电路
l L1 L( L+ N! K1 {( G(4)SD卡电路 0 v( G9 U5 a0 p) u8 R$ q! Q
2 j: r* \* m, o: J+ K
(5)QSPI/NAND Flash 电路 在实际的应用中,可二选一,如下图所示: ![]() Flash电路
) ~: i- i- w3 a2 N6 j(6)剩余的GPIO全部引出,如下图所示: ![]() GPIO电路 ( I: X N7 i0 E
(7)顶层电路,如下图所示: ![]() Top
* d9 `1 A. P1 p1 u1 ?* V* i第二:PCB布局走线 原理图设计完之后,就是添加封装,至于AD格式的封装,其实大可不必自己一个一个的画时间去画,画封装很费时间,在工程项目中,应该把主要的精力放在原理图和PCB上,当然,即使是使用第三方的(如嘉立创导出的AD格式的封装)也要检查和手册做参数对比,避免出错! (1)开始预布局,需要先做模块化整理,把所属同一张图中的器件汇集在一起,以便后期布局使用,如下图所示: ![]() 模块化整理
5 W0 V* M5 Z# W' _& e( p6 o(2)布局开始。布局中首先要遵循的原则是:先布接口(如结构有要求),即使结构没要求,个人的习惯也还是先放置接口,在放置相对应的接口电路的器件,在对应的模块电路中,应遵循先大后小的原则,也就是先放置芯片,再放置外围的电阻电容等小器件。整体需布局如下图所示: ![]() 预布局
+ N. Z# |& m, k( M3 ^& C/ u* N在预布局的时候,可以适当的打开对应芯片的飞线,因为是双层板,所以在刚开始布局的时候就需要充分考虑整个板子的走线方向,尽量保证每一个模块的线都是顺的,尽量做到少打孔,使底层让出更多的,更加充分的面积留给GND。如下图所示: ![]() 预估模块线路走向
1 } w% K; G3 u(3)模块化走线 在布局完成之后,就可以开始布线了,在布线的过程还是需要微调布局的。 电源走线如下: ![]() 顶层 ; @* Z9 }4 Z' H1 Z0 m. }; b3 _
![]() 底层,输入电容靠近对应管脚放置
8 s5 r( u% y4 x类似于EA3059C 集成的开关电源芯片,布局时需先考虑几个主要的输出通道,如1.2V、1.8V、3.3V,如果两个输出通道的输出功率电感距离过近,很容易形成串扰,尽量的分开,如实在分不开,可形成90度角放置,如下图所示: ![]() 功率电感放置 s( H# `& c. {# _+ y3 z9 p' z
其中,各通道输出的FB采样点,应该从输出电容后取,而不应该在电感处取,如下图所示: ![]() FB取样点
0 g# a6 d5 _: z+ V! V! K电源芯片的输入电容应靠近芯片对应的管脚放置,如上底层图所示。 USB走线: USB走线中,在有空间的情况,尽量做包地处理。如下图所示: ![]() USB走线包地 % O/ l& X. C7 ~6 `0 d5 R+ ~* Z
以太网芯片晶振、主控芯片晶振走线处理: 晶振走线中使用类差分走线的方式进行,并做包地处理,如下图所示: ![]() 以太网芯片晶振部分 $ ?6 L% S D. Q0 @
![]() 主控晶振部分
& ?" ~7 u9 _0 A9 X$ W4 ?9 cFLASH走线 Flash走线,主要遵循的原则就是:少打孔,尽量短。如下图所示: ![]() Flash
; [0 o7 n( O o% m; t v. }# E; Z/ F其余部分的走线都是比较简单的,也没什么好说的了,总之,布线中,尽量做到整组线一起走,特别是在双层板中,线分散着走,很容易把空间分割掉,致使GND面积分散。尽量做到信号线表层走完,底层空间留给GND。 最终效果图(没铺铜) ![]() Top
1 q) Y0 H9 v* d0 H8 g![]() Bottom & j3 J3 E. {( X% l" h
3D效果图:(没调整丝印) ![]() Top
0 H2 D0 v& b" {$ x* z![]() Bottom / c) }) v5 Z, l/ N& a! H& V9 v
整个项目就到此完成,后期可以直接导出制版文件和生产文件。需要的朋友可在评论区留下邮箱(原理图为PDF格式,PCB为AD格式),本人统一发送!本人能力有限,希望各位大神轻喷,在此谢过 (注:此板子未打样测试验证,小白轻勿直接打样,后期打样回来再做相应的LINUX系统验证,敬请期待,如有技术问题,大家一起进步)
8 e+ [; r, W i* _8 C |