解析STM32的时钟树

big_gun

对于广大初次接触STM32的读者朋友（甚至是初次接触ARM器件的读者朋友）来说，在熟悉了开发环境的使用之后，往往“栽倒”在同一个问题上。这问题有个关键字叫：时钟树。

         众所周知，微控制器（处理器）的运行必须要依赖周期性的时钟脉冲来驱动——往往由一个外部晶体振荡器提供时钟输入为始，最终转换为多个外部设备的周期性运作为末，这种时钟“能量”扩散流动的路径，犹如大树的养分通过主干流向各个分支，因此常称之为“时钟树”。在一些传统的低端8位单片机诸如51，AVR，PIC等单片机，其也具备自身的一个时钟树系统，但其中的绝大部分是不受用户控制的，亦即在单片机上电后，时钟树就固定在某种不可更改的状态（假设单片机处于正常工作的状态）。比如51单片机使用典型的12MHz晶振作为时钟源，则外设如IO口、定时器、串口等设备的驱动时钟速率便已经是固定的，用户无法将此时钟速率更改，除非更换晶振。

7 O9 K5 `! I2 |: b1 s

VIC56

芯片中的时钟是如何获取以及如何供应给各个功能模块，一般有如下方法：

/ _$ v' B2 w5 N5 M) H    外部直接输入时钟信号
/ R5 Z, I* V3 I) }6 L1 y: R    这种情况比较少见。由于SOC系统中不同功能模块工作的频率不一样，因此从外部直接拉时钟信号进芯片，不具备可行性。对于某些特别简单的ASIC芯片，可能有机会用到这种方案。

    外部晶振+内部时钟发生器
* ~* h, |1 A+ J2 x' X/ u    这种方案是从外部晶振引入 IO，与内部时钟发生器产生一个24MHz时钟信号，然后供给各种功能模块。
1 \1 \0 Z6 e) t- Z+ y/ Q2 y4 G/ R
" h+ V3 Z  y" M  i  l+ a    外部晶振+内部时钟发生器+内部PLL产生高频时钟+内部分频器得到各种频率的时钟
. W: W3 b0 N+ m$ W& m    这种时钟获取方式是目前 SOC 芯片设计实现中普遍采用的时钟产生方案。这个方案的整体思路是先从晶振，时钟发生器产生一个24MHz信号，再经过 PLL 产生倍频时钟（高频时钟），最后再经过分频电路产生各种频点的时钟供给各个功能模块。

ybing12

这个看懂对程序很有帮助
这个图很容易看出每个外设最高的速率