找回密码
 注册
查看: 237|回复: 4
打印 上一主题 下一主题

选择晶体、晶振,需要注意哪几个方面?

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2022-11-28 13:26 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
选择晶体、晶振,需要注意哪几个方面?
7 h1 x# l: A* Q" G7 ^

该用户从未签到

2#
发表于 2022-11-28 15:40 | 只看该作者
需要倍频的DSP需要配置好PLL周边配置电路,主要是隔离和滤波。
% T; a* _5 O3 Y8 i/ b) B# G, b

该用户从未签到

3#
发表于 2022-11-28 15:44 | 只看该作者
20MHz以下的晶体晶振基本上都是基频的器件,稳定度好,20MHz以上的大多是谐波的(如3次谐波、5次谐波等等),稳定度差,因此强烈建议使用低频的器件,毕竟倍频用的PLL电路需要的周边配置主要是电容、电阻、电感,其稳定度和价格方面远远好于晶体晶振器件。
6 B) p/ f7 b2 j6 p* h

该用户从未签到

4#
发表于 2022-11-28 15:47 | 只看该作者
时钟信号走线长度尽可能短,线宽尽可能大,与其它印制线间距尽可能大,紧靠器件布局布线,必要时可以走内层,以及用地线包围。! C/ E( k- q% O

该用户从未签到

5#
发表于 2022-11-28 15:52 | 只看该作者
通过背板从外部引入时钟信号时有特殊的设计要求。
6 r: S8 `: `, a" G3 J
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-5-31 00:46 , Processed in 0.093750 second(s), 24 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表