请教一下，在敷铜结束后，打阵列孔的问题

tangqianfeng · 发表于 2022-11-23 15:17

您需要登录才可以下载或查看，没有帐号？注册

x

在PCB最后顶层，底层敷铜结束后，打阵列孔的时候，过孔会打在焊盘或相同网络的cline上，或者会打在只有单层有敷铜的铜皮上，这个有哪里设置可以让它自动避开吗？

shapeofyou888 · 发表于 2022-11-23 16:04

阵列的时候不是有设置吗

tangqianfeng · 发表于 2022-11-23 16:13

shapeofyou888 发表于 2022-11-23 16:04: ?1 Q6 w; t6 i6 M) _9 J @8 f
阵列的时候不是有设置吗

哪里设置啊？

huishowhui · 发表于 2022-11-23 16:42

本帖最后由 huishowhui 于 2022-11-23 16:43 编辑

阵列VIA时，在option中有Enable DRC check，会自动删除违规的via

tangqianfeng · 发表于 2022-11-23 16:53

huishowhui 发表于 2022-11-23 16:420 H; d' S8 |, y( S$ w
阵列VIA时，在option中有Enable DRC check，会自动删除违规的via

这个是勾选的，但还是会打在同网络的pin和cline上

maplantlfya · 发表于 2022-11-23 18:49

tangqianfeng 发表于 2022-11-23 16:53
4 F e$ k( {0 E& j' W这个是勾选的，但还是会打在同网络的pin和cline上

猜想一下，设置一下same net spacing的规则或者打开via on pad的DRC检查，就能规避了，没有试验过，你可以试试

tangqianfeng · 发表于 2022-11-23 19:01

maplantlfya 发表于 2022-11-23 18:49
0 p( z( k0 u* X) P猜想一下，设置一下same net spacing的规则或者打开via on pad的DRC检查，就能规避了，没有试验过，你可 ...

好的谢谢。

帐号		自动登录	找回密码
密码			注册

推荐内容 /1