找回密码
 注册
关于网站域名变更的通知
查看: 2324|回复: 5
打印 上一主题 下一主题

[Cadence Sigrity] SystemSI-Parallel bus analysis(DDRx)仿真模型on die上的参数问题

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2012-2-17 11:55 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
本帖最后由 shg_zhou 于 2012-2-17 12:23 编辑
+ a" Z: I- r, o# {( f& E$ V; S8 G: |1 q7 E: Y2 F3 Y" ?/ ?! ?
On die上寄生参数的模型从何而来,其具体的Top是怎样的?8 ]+ [+ K" n, D4 t( @! A. \9 l% f5 C

2 r3 h5 t$ l5 j" W9 X9 r4 |3 v* K如下图: Short resistor ; PDS resistor ; PDS capacitor等;& y$ v! C3 F( S7 \% R# r+ W* c

评分

参与人数 1贡献 +2 收起 理由
shihan + 2

查看全部评分

该用户从未签到

2#
发表于 2012-2-17 12:02 | 只看该作者
The PDS RC values are just between the power and ground terminals of the IOCells (drivers/receivers). The “short” resistor is the resistance of the signal paths through the die, which is essentially the RDL (re-distribution layer) parasitics for each signal. User can get these parameters from the chip design team.8 h3 \& D  B3 D
  • TA的每日心情
    开心
    2022-5-20 15:33
  • 签到天数: 1 天

    [LV.1]初来乍到

    3#
    发表于 2012-2-18 11:52 | 只看该作者
    研究中感兴趣的项目啊!. d8 m7 L% n" Y& s# p
    谢谢Sigrity工具

    该用户从未签到

    4#
    发表于 2012-11-27 22:14 | 只看该作者
    from the IBIS model

    该用户从未签到

    5#
    发表于 2013-10-28 19:37 | 只看该作者
    直接看IBIS model里面每个pin脚对应的rlc
    4 O& F- y: v$ c: [& Q7 m手动添加。/ r/ ~: \) V2 i, ^: ?

    该用户从未签到

    6#
    发表于 2018-11-7 15:23 | 只看该作者
    xuexixuexi
    您需要登录后才可以回帖 登录 | 注册

    本版积分规则

    关闭

    推荐内容上一条 /1 下一条

    EDA365公众号

    关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

    GMT+8, 2025-7-29 14:52 , Processed in 0.140625 second(s), 30 queries , Gzip On.

    深圳市墨知创新科技有限公司

    地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

    快速回复 返回顶部 返回列表