Cadence验证好的电路如何用于下次设计

狂羁青马

我使用cadence画的原理图，板子已经调试完了。
CPU一侧的DDR走线，以后再做板子就不想动了，这个怎么重复使用呢，如果我再做板子，层数变了呢，走线还能直接用吗
6 a& q0 h5 i6 T/ G不知道大公司是怎么重复利用这种验证好的部分
: x- U' }) b) b/ V3 G7 e

tick_tock

Cadence提供了将原理图和PCB布局结合起来做成一个module（模块）的功能。module可以称为复用模块、模块 或者 复用电路。

Tool -> Annotate…，打开Annotate窗口。在Annotate窗口的PCB Editor标签页中，勾选Generate Reuse module（生成复用模块），点击确定。
) U$ s$ ^$ O* c) I+ ]6 \, B

狂羁青马

这个复用模块可以做成像元器件原理图封装一样的模块不，打包一下DDR部分原理图，下次设计像一个元器件一样拖进去
% X7 V  n, _: W3 G0 A0 m; m1 s7 T另外PCB走线那块怎么复用，跟原来的板子层数不一样，DDR走线部分怎么复用

Tomtraly

module 和 sub-drawing都行 叠层改变了 阻抗也会变 最好嘛跟板厂沟通  让他们调整叠层 线宽线距调整最小

狂羁青马

Tomtraly 发表于 2022-11-16 17:48
: |* Q: b: M9 s( `4 x1 I6 Wmodule 和 sub-drawing都行 叠层改变了 阻抗也会变 最好嘛跟板厂沟通  让他们调整叠层 线宽线距调整最小

module就可以把布局和走线一起导入了吗
5 Y9 ^; K# Q8 |' l