找回密码
 注册
关于网站域名变更的通知
查看: 583|回复: 4
打印 上一主题 下一主题

CPLD的方波输出

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2022-11-11 13:36 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
cpld的输入频率为10MHz,DSP到CPLD的XWE信号为80KHz。XRW为80KHz,XRD为460KHz,DSP的XREADY配置为异步采样,那么我在CPLD内部该怎么处理,才能输出一个大约是330KHz的XREADY信号。; Z$ j. b. U+ s0 n; P* r
  • TA的每日心情
    开心
    2022-1-24 15:10
  • 签到天数: 1 天

    [LV.1]初来乍到

    2#
    发表于 2022-11-11 14:54 | 只看该作者
    DSP输出给CPLD的通过10M采样  判断沿或电平信号进行判断8 g1 D- w+ p" e6 O: c
    输出给DSP我觉得也是通过10M  经判断的条件输出相关信号
  • TA的每日心情
    开心
    2022-1-21 15:08
  • 签到天数: 1 天

    [LV.1]初来乍到

    3#
    发表于 2022-11-11 15:02 | 只看该作者
    DSP控制外设CPLD时   根据你的硬件译码设计   只要那些地址能够让CPLD译出地址 同时唯一获取数据总线
    - f3 |) o" [4 p" P4 o+ c; T" b就可以了   根据硬件设计选择可操作的地址范围

    点评

    能在说明一下,所谓的“根据硬件设计选择可操作的地址范围”,这个,可操作的地址范围,是不是CPLD译码出来的,然后我选择,这个地址代表什么,就让他去获取数据总线上这个地址所对应的数据?而且,DSP还有给CPLD的  详情 回复 发表于 2022-11-11 15:11

    该用户从未签到

    4#
     楼主| 发表于 2022-11-11 15:11 | 只看该作者
    R_myself 发表于 2022-11-11 15:025 ^' h" X6 }9 {5 t1 S
    DSP控制外设CPLD时   根据你的硬件译码设计   只要那些地址能够让CPLD译出地址 同时唯一获取数据总线0 W; F' \. U% X
    就可 ...

    - H2 J: K8 A- P& f能在说明一下,所谓的“根据硬件设计选择可操作的地址范围”,这个,可操作的地址范围,是不是CPLD译码出来的,然后我选择,这个地址代表什么,就让他去获取数据总线上这个地址所对应的数据?而且,DSP还有给CPLD的读写信号啊,且配置了XREADY为异步采样
    4 s( \8 [% S& z9 }) k
  • TA的每日心情
    开心
    2022-1-21 15:08
  • 签到天数: 1 天

    [LV.1]初来乍到

    5#
    发表于 2022-11-11 15:17 | 只看该作者
    不是  比如地址大了就会有高位的地址位置高  根据这个地址的置高片选其中一个外设
    您需要登录后才可以回帖 登录 | 注册

    本版积分规则

    关闭

    推荐内容上一条 /1 下一条

    EDA365公众号

    关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

    GMT+8, 2025-10-5 17:54 , Processed in 0.125000 second(s), 24 queries , Gzip On.

    深圳市墨知创新科技有限公司

    地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

    快速回复 返回顶部 返回列表