找回密码
 注册
关于网站域名变更的通知
查看: 271|回复: 2
打印 上一主题 下一主题

gate的具体含义是什么!

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2022-11-11 09:27 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
经常看到 gate 这个词. 能够具体解释一下它的含义, 例举其用法以及如何避免问题?' j; n5 p( R$ B2 T- s" f+ n

该用户从未签到

2#
发表于 2022-11-11 10:36 | 只看该作者
从不使用gated clock. 这个词表示时钟信号出自组合逻辑.
  y! m: V6 A  g! K; e众所周知, 任何出自组合逻辑的信号都容易发生故障. 由于时钟信号上的故障将导致错误触发 FF, 其结果是致命的. 避免 gated clock常用的技巧是利用 FF 上的时钟使能引脚.

该用户从未签到

3#
发表于 2022-11-11 11:00 | 只看该作者
绝不设计依赖 gate delay 工作的电路. 通过插入一系列逻辑门在设计中引入延迟, 这是以前常见的作法. 而在现代高速数字设计中, 建议不要使用这种作法, 因为延迟会随采用更先进的工艺技术所制造的新器件而改变. 而且, 延迟的总量也会随温度和电压而改变. 因此依赖 gate delay 而工作的电路不是很好的设计。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-7-20 20:27 , Processed in 0.093750 second(s), 23 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表