请教，用CPLD产生的波形，可否替代晶振？EPM240 + DM642的板子

li205212021

1，我在改版一个电路板，概况如下：
          处理器是DM642，晶振用的50M；
          cpld是EPM240，晶振用的2.048M;
; V" Z( q% G8 a5 |          SDRAM用的晶振是25M；
          TW9910用的晶振是27M；
) l2 t6 d2 T) q8 e2 c7 s% a3 S          网络芯片RTL8201用的晶振是25M；
2，现在新板想做改动如下：
      将DM642用的50M同时输入给EPM240，在EPM240里边做一个分频器，分出两路25M输出，分别提供给SDRAM和RTL8201。
      这样做的目的是可以节省两个晶振的成本，但是不知道这样提供的晶振，以后工作的稳定性是否可靠？

jack_are

只要都是方波，就都一样的选个质量好的！

elephant_

除了CPLD分频，还有一种用法，就是用可编程的时钟芯片，产生多个想要的时钟。

purpose_857

用后者编程芯片，CPLD出来时钟偏移，抖动都很大

whatever_

要可靠性，不建议用编程的时钟芯片