找回密码
 注册
关于网站域名变更的通知
查看: 284|回复: 3
打印 上一主题 下一主题

为什么FPGA外接FLASH的CLK管脚放置上拉和下拉电阻各一个?

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2022-11-9 13:20 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
这块上拉电阻和下拉电阻的作用是什么?
# b6 O, i  J% F" B" B. m) H $ i! H$ T* {4 a, L+ T

该用户从未签到

2#
发表于 2022-11-9 13:50 | 只看该作者
按照你的截图,实际PCB只有上拉电阻,标记NL的上拉和下拉电阻为调试使用
8 B7 D% v& p6 |9 _1 ?

该用户从未签到

3#
发表于 2022-11-9 14:33 | 只看该作者
上拉电阻是为了提高SPI驱动能力而添加的,和外部电路相关,可以不加
; m+ O- v8 h2 A/ l5 K

该用户从未签到

4#
发表于 2022-11-9 14:55 | 只看该作者
上拉电阻的阻值,跟SPI链路的芯片有关(1k~10k不等,和芯片有关),一般情况下4.7k是首选。
: a, X' h. ~% P* d- A
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-7-20 21:23 , Processed in 0.109375 second(s), 26 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表