找回密码
 注册
关于网站域名变更的通知
查看: 189|回复: 3
打印 上一主题 下一主题

在布线后生成的时序报告文件中,可以看到延时的一些报告

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2022-11-9 10:19 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
在布线后生成的时序报告文件中,可以看到延时的一些报告,对于某条时序报告,如何定位其对应的语句呢?特别是当完全使用语言方式输入时,生成的网表中大量的为N**形式,无法看懂其含义。
' [  j! H0 P4 g0 J4 I: {- Z

该用户从未签到

2#
发表于 2022-11-9 11:10 | 只看该作者
大多数合成器是会以某种扩展名来保存信号名称, 这些扩展名通常是连接到最初的名称末尾的字符串. 使这些名称在很多情况下仍然相关. 至于那些像 N***一样奇怪的网表名称, 是由合成器生成的信号, 而且可能不会在最初的源代码中有副本.

该用户从未签到

3#
发表于 2022-11-9 13:35 | 只看该作者
在FPGA设计中, 约束一定要做好, 一定要覆盖所有的路径, 时序报告要通过。切记。。

该用户从未签到

4#
发表于 2022-11-9 13:36 | 只看该作者
出现 没有规律的随机问题, 基本上可以怀疑是硬件设计的问题, 最应该先做的事情,应该是 检查是不是电源问题 或者 芯片的电压参数之类的。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-7-20 21:23 , Processed in 0.109375 second(s), 23 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表