找回密码
 注册
关于网站域名变更的通知
查看: 1418|回复: 3
打印 上一主题 下一主题

[Cadence Sigrity] 优化阻抗曲线时,端口应该怎样设置?

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2012-2-13 13:29 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
在OptimizePI中目标阻抗的观测端口应该选择特定管脚还是从器件看进去的集总端口?

评分

参与人数 1贡献 +5 收起 理由
shg_zhou + 5 赞一个!

查看全部评分

  • TA的每日心情
    郁闷
    2025-4-28 15:02
  • 签到天数: 13 天

    [LV.3]偶尔看看II

    2#
    发表于 2012-2-13 16:00 | 只看该作者
    我觉得应该是芯片管脚处。比如芯片有n个pin是1.0V,那么每个都要看一下它们的目标阻抗是否有别。

    该用户从未签到

    3#
    发表于 2012-2-13 16:28 | 只看该作者
    在OptimizePI中可以灵活选择从特定管脚看进去的阻抗和从器件看进去的阻抗参与优化,至于具体选择哪种优化目标,需要根据具体情况而定。以器件的阻抗作为优化目标是器件资料给出的常见目标方式,比较适合于电源地管脚均匀分布的情形。

    该用户从未签到

    4#
    发表于 2012-7-1 13:33 | 只看该作者
    由于实际工作过程中并不能准确知道每一PIN的拉载电流值,所以从集总端口看总体的阻抗是一般所运用的方式,虽然不太准确。
    您需要登录后才可以回帖 登录 | 注册

    本版积分规则

    关闭

    推荐内容上一条 /1 下一条

    EDA365公众号

    关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

    GMT+8, 2025-6-28 19:09 , Processed in 0.078125 second(s), 27 queries , Gzip On.

    深圳市墨知创新科技有限公司

    地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

    快速回复 返回顶部 返回列表