有人知道ACTEL的FPGA中APA600的全局布线代码是什么吗？

lili_qq

ACTEL通常I/O管脚->全局布线代码：
. @& ^: y) J* C. |
CLKINT clk_buf(
0 l6 k# ]2 {0 \1 ^# d; ?' E4 \2 S   .A(clk),
   .Y(clk_1)
) l, w) H9 S3 f2 o1 T8 O0 S& s);

5 r- l7 Y9 ~' a1 r) T. gAPA600 256 的代码不是这个 LIBERO9.2版本必须全局布线之后才能将I/O管脚接时钟，目前硬件已接好

on1e

单端时钟可以这样操作，差分时钟就别这样了。
* l6 U* c8 B0 K. v) G8 w, o如果时钟接入到时钟管理模块（PLL或者MMCM等），它的输入时钟可以配置是否需要添加BUF。
- U' [& s4 }. `* `

oponi

a.首先，你这代码其实是个BUF，它对布局布线我个人理解无影响。
, F* `( k: C5 R. j, z- Zb.通常情况下，Altera和Xilinx对时钟输入管脚要求添加时钟BUF（本地时钟）或者BUFG（全局时钟Global）。部分高速IO或者专用IO也需要添加IO-BUF（例如Xilinx里要求添加BUFIO）。
4 ?' M/ \. [3 a4 dc.添加的BUF通常以代码形式添加在源文件中（也有添加到引脚约束文件里的）。
d.但是，某些人员在写代码时可能忽略了BUF的添加，将单端时钟输入管脚直接引用连接到代码逻辑中。这种情况下，编译器会依据你的代码布局布线范围决定是否自动添加BUF。
7 d  a! z! z' s0 T0 H8 b3 K2 q8 e