有人知道ACTEL的FPGA中APA600的全局布线代码是什么吗？

lili_qq

ACTEL通常I/O管脚->全局布线代码：

CLKINT clk_buf(
   .A(clk),
   .Y(clk_1)
# y4 s6 ?, b7 l);

# p: J8 L( _# B  I. r* A& nAPA600 256 的代码不是这个 LIBERO9.2版本必须全局布线之后才能将I/O管脚接时钟，目前硬件已接好
4 h# Y  m- N# q% V$ @, b

on1e

单端时钟可以这样操作，差分时钟就别这样了。
如果时钟接入到时钟管理模块（PLL或者MMCM等），它的输入时钟可以配置是否需要添加BUF。
: e( l5 u8 l& \% ]! n3 E, _

oponi

a.首先，你这代码其实是个BUF，它对布局布线我个人理解无影响。
b.通常情况下，Altera和Xilinx对时钟输入管脚要求添加时钟BUF（本地时钟）或者BUFG（全局时钟Global）。部分高速IO或者专用IO也需要添加IO-BUF（例如Xilinx里要求添加BUFIO）。
c.添加的BUF通常以代码形式添加在源文件中（也有添加到引脚约束文件里的）。
d.但是，某些人员在写代码时可能忽略了BUF的添加，将单端时钟输入管脚直接引用连接到代码逻辑中。这种情况下，编译器会依据你的代码布局布线范围决定是否自动添加BUF。