找回密码
 注册
关于网站域名变更的通知
查看: 208|回复: 3
打印 上一主题 下一主题

fpga的综合指什么?

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2022-11-4 11:16 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
FPGA的综合指什么?$ a* S% i9 Q) m  Z2 Y# k

该用户从未签到

2#
发表于 2022-11-4 13:12 | 只看该作者
fpga的综合就是将RTLcode(VHDL或者Verilog),翻译成另外一种描述性质的文件。然后MAPPER和布局布线工具就可以根据这个描述性质的文件进行下一步的布局布线工具。
% s7 Q' S+ W- V2 a7 z0 r其实更直接的方法是你直接把.edf文件打开来读一下,就能明白个大概了。
2 R" a9 p5 K/ w如果不好理解话,你就把他当成C语言到汇编语言的过程,虽然这个映射不是很对。。。
  • TA的每日心情
    开心
    2022-1-29 15:04
  • 签到天数: 1 天

    [LV.1]初来乍到

    3#
    发表于 2022-11-4 13:18 | 只看该作者
    综合就是将编写的verilog或者vhdl代码转化成触发器等电路的过程
  • TA的每日心情
    开心
    2022-1-29 15:03
  • 签到天数: 2 天

    [LV.1]初来乍到

    4#
    发表于 2022-11-4 13:25 | 只看该作者
    FPGA的综合指从硬件描述文件生成网表的过程。也就是说如何实现逻辑已经定下来了。
    3 B  t" N& v7 P6 G' a$ @也就是说,综合之后就可以看到RTL结构图了。但是综合之后还没有与目标芯片连接。也就是说管脚指定和逻辑分布在哪些区域仍然是未知的。
    您需要登录后才可以回帖 登录 | 注册

    本版积分规则

    关闭

    推荐内容上一条 /1 下一条

    EDA365公众号

    关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

    GMT+8, 2025-7-20 20:29 , Processed in 0.125000 second(s), 23 queries , Gzip On.

    深圳市墨知创新科技有限公司

    地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

    快速回复 返回顶部 返回列表