FPGA关于编译方面的问题

jf_www

FPGA芯片是xilinx公司生产的，软件是ISE9.1i，
1、现在有个问题是我有一段verilog程序，首先编译一次，之后在未加改动的基础上再编译一次，请问这两次编译之后映射在FPGA内部逻辑资源中的电路一致么，在fpga内部的映射位置一致么？
; G- ^0 G5 h' }2、第二个问题是我还是这段程序，我将里面的always模块之间的位置调换一下，assign语句的顺序也调换一下，但功能未变化，再编译一次，这次的结果和前两次的结果映射在FPGA内部逻辑资源中的电路一致么，在fpga内部的映射位置一致么？ 问题比较弱，请各位高手指点一二啊。

! h- I% t7 |' e, m

fuu65iwi

由于算法是随机的，因此一般来说，是不确定的。
: e6 |( A; t! G当然，如果你使用了反标注，或者分区设计之类的用法，只要你的程序不发生改变，那么它可以保留你上次编译的结果不变，即使再编译也不会发生改变。
我指的程序不变，是不要进行任何修改，你说的语句顺序调换了，那么也被认为是程序发生改变，自然编译结果也可能不同。

Nain

同一段代码生成的电路一般来说是一致的
' U5 j. \  y3 I  p& u0 x% i至于在FPGA内部的位置，如果有约束文件，则会根据约束文件来
7 p2 b( [  G. D! r+ y如果没有，则随机。

Felix_456

1.同一份代码的任何两次编译综合后产生的映射的电路都不一样，除非你特别将映射设置为固定；
8 D2 E: S. k1 ?5 ?" o0 [6 V# v3 m2.fpga内部映射不一致。

whatever_

从网上下载一个steam.dll文件放到c:\windows\system32目录下或是需要这个文件的程序目录下就可以了。