ALLEGRO 更改PCB封装导入如何不改变位置和走线

gdgdx

如题，好久没用A了近日做个项目，遇到问题了请大家支招，先谢了！
, i0 I) A( E+ _) t/ |$ A0 K
7 G* x% i! j/ t% H  {' x+ h问题描述：16.6的版本，CPU的PCB封装要删去4个接地固定孔pin已编辑 ，原理图也对应删去个4个PIN，位号没变；
! g! D' `9 n1 y% f  d0 z+ i6 G同步网表后位置重新放置，走线丢失。Place changed ：Always ， If same，Never 设置过功能无效。
+ U; c8 Y; ]9 M" I1 @/ p

dzkcool

同步网表时Place changed 选择Never，同时，不要勾选Allow etch removal during ECO

gdgdx

不勾选Allow etch removal during ECO 导网表失败报错：Error processing 'U1000': Connect record was not found..

' ~# V, |2 O% Z$ n0 b) b; v勾选Allow etch removal during ECO 导网表正常，不过PCB封装位置变了线也飞了；

troop-lugb

先在PCB中UPDATE SYMBOLS,再导入网络表。

gdgdx

troop-lugb 发表于 2022-10-28 14:10
先在PCB中UPDATE SYMBOLS,再导入网络表。

, i+ ]) T, t+ L  u9 C0 R# GUpdate symbols 报错，更新不成功，因为新的PCB封装比原来的少了4个pin。