ALLEGRO 更改PCB封装导入如何不改变位置和走线

gdgdx

如题，好久没用A了近日做个项目，遇到问题了请大家支招，先谢了！

7 g; B" m6 g- F& Y0 d1 `+ ]) b( ]问题描述：16.6的版本，CPU的PCB封装要删去4个接地固定孔pin已编辑 ，原理图也对应删去个4个PIN，位号没变；
同步网表后位置重新放置，走线丢失。Place changed ：Always ， If same，Never 设置过功能无效。

dzkcool

同步网表时Place changed 选择Never，同时，不要勾选Allow etch removal during ECO

gdgdx

不勾选Allow etch removal during ECO 导网表失败报错：Error processing 'U1000': Connect record was not found..

2 [8 V3 a! C" z% ], f2 U  C2 P勾选Allow etch removal during ECO 导网表正常，不过PCB封装位置变了线也飞了；

troop-lugb

先在PCB中UPDATE SYMBOLS,再导入网络表。

gdgdx

troop-lugb 发表于 2022-10-28 14:10
9 u% @; D4 {7 Q先在PCB中UPDATE SYMBOLS,再导入网络表。

+ L0 k3 ^+ h! S' ^: ^$ X4 Y! @3 PUpdate symbols 报错，更新不成功，因为新的PCB封装比原来的少了4个pin。
6 x1 X# l' Q( g/ f1 `1 Z0 J