如何在FPGA的引脚接入高电平信号'1‘？

dream123

我有一块FPGA板子，其情况如下：
. S9 |& |) k5 `" k4 L' ]板子在设计时预留有备用引脚，这些备用引脚所在的IOBANK的电压值为3.3V。
我现在想要一个在fpga里有一个逻辑一直为1的输入信号，这个信号通过备用引脚中的一个输入。
我现在应该怎么做？ 是给这个引脚加一个上拉电阻然后接到这个IOBANK的3.3V输入电平上？

9 S( \% n, k2 f2 k1 c3 G

I_believe

如果你方便焊接上拉的话可以焊接一个上拉电阻，如果动烙铁麻烦的话，你可以在管脚约束里把该管脚设置成内部上拉，这样你也可以实现一直是高电平的输入了……我建议你用第二种方法，不用动烙铁，只改软件方便…

unfaithful2021

是的，最好采用上拉至逻辑高电平的方式。