vhdl与c语言能相互转换吗？

T_Ching

vhdl与c语言能相互转换吗？
9 `6 H5 R) j* y7 w: J/ Y/ j. }# v

MrL1

VHDL语言是专门针对FPGA或者CPLD进行编写的硬件描述语言
' l  O" ?+ U  p+ t主要用于逻辑电路设计
" n" f2 K5 [9 Z* K5 m( `9 U与VHDL相对应的语言是Verilog
两者的区别是VHDL语法要求严谨，而Verilog则相对要求没那么严格
3 X* Y; H8 t$ [. nC语言是针对计算机进行编程的
* U+ O# y- y4 H! Y1 S5 FVHDL与C语言面向对象都不一样
! c& N: ]* I) W7 C且其开发平台也完全不同
* ~1 o. Z/ }8 J4 M7 x! ?所以两者不能相互转换。
3 g; D/ t! g3 i; O  ?" U( [

mqerew

好像没有。如果人工翻译当然是可以的。因为CPLD/FPGA所支持的另一种语言Verylog HDL语言就和C相近（但还是有一些差异的）。
问题是翻译完了好像也没有什么用啊。CPLD/FPGA不支持啊。
: j5 v& }- J" w6 v) ?: r3 @6 Y% b; ~

Jame33

你可以用nois2的嵌入式系统啊，那样就可以用c语言编程了