vhdl与c语言能相互转换吗？

T_Ching

vhdl与c语言能相互转换吗？
. A! y- `' @0 N: c3 N

MrL1

VHDL语言是专门针对FPGA或者CPLD进行编写的硬件描述语言
" X9 J+ q, b6 L, b+ g+ I  q- I主要用于逻辑电路设计
7 w' y# O6 P8 }5 s2 n4 C与VHDL相对应的语言是Verilog
两者的区别是VHDL语法要求严谨，而Verilog则相对要求没那么严格
1 G* n- z& [# P( eC语言是针对计算机进行编程的
VHDL与C语言面向对象都不一样
( E8 R; X% O6 f1 @0 G且其开发平台也完全不同
所以两者不能相互转换。
2 ]9 n/ K) B6 ]. _; [& J' c# U9 j

mqerew

好像没有。如果人工翻译当然是可以的。因为CPLD/FPGA所支持的另一种语言Verylog HDL语言就和C相近（但还是有一些差异的）。
问题是翻译完了好像也没有什么用啊。CPLD/FPGA不支持啊。
) m8 L2 S) n# g8 l2 y

Jame33

你可以用nois2的嵌入式系统啊，那样就可以用c语言编程了
+ ^: |" z8 g; c2 E8 C