我用的FPGA的时钟源和ODDR2的IP核可以用在cpld中吗？

lili_qq

我用的FPGA的时钟源和ODDR2的IP核可以用在cpld中吗？
) Q; P# `/ d3 l2 q

oewqe

时钟从专用引脚进FPGA，有专门的走线直接进GCLK驱动，如果不走专用引脚进，也可以进，但是要经过其他走线资源，增加延时。一般建议走专用引脚，这样延时小，而且延时固定，这个在高速系统里很重要。
3 [1 S& _9 K# K* U* e2 T

oponi

ip核都是有器件类型的限制的，一般不可以。
" b3 j) V6 {! Y" {* x6 {