FPGA接口问题

I_believe

子模块AA有一个位宽为10位的输入接口a，我顶层模块调用该子模块时，顶层输入wire b只有8位，可以通过AA( .a{2'd0 , b}),这种方式将我的输入前面添两个0输入进去。 如果子模块AA有一个位宽为4位的输出接口c，我顶层模块调用该子模块时，顶层的输出wire d只有2位，我也只想要前低两位数据，应该怎么做，子模块接口c有4位，我顶层模块接口d只有2位，能够通过AA（ .c{2'd0 , d}）这样实例化模块得到子模块的低两位并且赋给b嘛？如果可以它高两位是怎么处理的？

whatever_

AA（ .c{2'd0 , d}）不行的
c是输出，不能对输出高两位赋值为0
- M0 @7 Q" w5 z% o  K  F8 x应该这样
wire [3:0] cc;
' l& o7 Y# M9 M: E) c* r& V; CAA（ .c(cc)）
9 T5 P8 D2 r: z/ b' ^; P- B+ h$ yassign d=cc[1:0];
+ S& b! b+ O/ Y% Y* r- d$ X; T2 G3 Occ的高两位直接不用

unfaithful2021

fpga 写6个422接口分别与6个dsp连, 然后fpga里有一个管理模块合成一个422输出.
+ Z! x  ]9 |# o8 [1 L1 G需要解决:
1 s7 \- u5 V4 [. G8 V1. 缓冲问题,同时来了多路422,需要依次送入缓冲区,发数时从缓冲区里读数.
不知道我理解得对不对