找回密码
 注册
关于网站域名变更的通知
查看: 135|回复: 2
打印 上一主题 下一主题

信号的延时, 有什么好的方法来实现?

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2022-10-14 10:12 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
在设计中, 往往需要对某个信号做一定(任意长)的延时, 有没有好的方法来实现?而不是采用类似移位寄存器的方法来延时。
) _. n2 R7 B* _, Q: F8 L

该用户从未签到

2#
发表于 2022-10-14 14:02 | 只看该作者
使用移位寄存器,在 FPGA 中对信号进行延时是一种好方法。  [4 d7 d9 U; S& k! b+ }
Xilinx Virtex 架构中每个对照表(LUT)都能够设置成为具有可编程深度(最多为 16)的移位寄存器。这就提供了一种高效的途径来在 FPGA 中实现移位寄存器。无须使用触发器就可以实现一个 16 位寄存器。
/ I; e! D3 ?- T& R' L0 t" i: q& q4 B作为一个好的设计习惯, 任何情况下都不要通过闸延迟来实现延迟逻辑。

该用户从未签到

3#
发表于 2022-10-14 14:21 | 只看该作者
全局时钟资源属于长线资源,长度和驱动能力仅次于全局时钟资源,也可以驱动芯片内部的任何一个逻辑,抖动和延时仅次于全局时钟。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-7-21 05:41 , Processed in 0.109375 second(s), 23 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表