CPLD 下载时至少需要 哪些外围电路？

chanfu

除了核心供电 IO口需要供电吗？还有下载时需要给cpld加时钟脉冲吗？FPGA呢？
# m0 W$ V+ Q! ^; D0 D2 V6 W/ N

mqerew

FPGA和CPLD只是内部结构不同 功能和下载时的用法是相同的，下载时不需要加时钟脉冲，但工作时就需要了 ，你也可以通过CPLD内部的时钟进行分频，获得工作所需要的脉冲。需要一个电平转换电路和一个JTAG的下载端口电路
4 A6 E$ }  E$ N- e8 v5 P

Jame33

CPLD是一种用户根据各自需要而自行构造逻辑功能的数字集成电路，是从PAL和GAL器件发展出来的器件，相对而言规模大，结构复杂，属于大规模集成电路范围。适合控制密集型数字型数字系统设计，其时延控制方便。
% f4 I  Q# y* h