找回密码
 注册
关于网站域名变更的通知
查看: 173|回复: 2
打印 上一主题 下一主题

CPLD 下载时至少需要 哪些外围电路?

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2022-10-12 15:25 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
除了核心供电 IO口需要供电吗?还有下载时需要给cpld加时钟脉冲吗?FPGA呢?
# m0 W$ V+ Q! ^; D0 D2 V6 W/ N

该用户从未签到

2#
发表于 2022-10-12 16:08 | 只看该作者
FPGA和CPLD只是内部结构不同 功能和下载时的用法是相同的,下载时不需要加时钟脉冲,但工作时就需要了 ,你也可以通过CPLD内部的时钟进行分频,获得工作所需要的脉冲。需要一个电平转换电路和一个JTAG的下载端口电路
4 A6 E$ }  E$ N- e8 v5 P

该用户从未签到

3#
发表于 2022-10-12 16:27 | 只看该作者
CPLD是一种用户根据各自需要而自行构造逻辑功能的数字集成电路,是从PAL和GAL器件发展出来的器件,相对而言规模大,结构复杂,属于大规模集成电路范围。适合控制密集型数字型数字系统设计,其时延控制方便。
% f4 I  Q# y* h
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-10-31 14:57 , Processed in 0.156250 second(s), 23 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表