为什么CPLD延迟特性可预测?

T_Ching

为什么cpld延迟特性可预测?

MrL1

CPLD的连续分布线结构决定了它的的延迟特性可预测。CPLD在一个逻辑路径上采用1至16乘积项，因而大型复杂设计的运行速度都可预测

mqerew

随着EDA技术的广泛应用，CPLD已成为现代数字系统设计的主要手段， CPLD的时钟延迟可达到ns级，结合其并行工作方式，在超高速、实时测控方面有非常广阔的应用前景；并且CPLD具有高集成度、高可靠性，几乎可将整个设计系统下载于同一芯片中，实现所谓片上系统，从而大大缩小其体积。
2 L. D6 h* b6 u+ N* t4 T; K- H  d4 T

Jame33

数字延迟线是将逻辑信号延迟一段时间的元件或器件。通常数字延迟线的设计思路是通过两个参数完全相同的延迟模块分别对脉冲的上升沿和下降沿进行延迟来达到脉冲信号整体延迟一段时间的效果。
- A1 v! A% G& N( g, ^