基于FPGA+DSP的高清视频图像系统设计与实现

dragongfly

无人机在侦察、测绘等领域对图像分辨率的要求不断提高，随之带来了数据量的显著增大，其次，视频图像系统与传统遥控遥测系统的融合也是设计中需要考虑的。针对以上问题，设计并实现了一种基于 FPGA十DSP的机载高清视频图像系统，包括机载设备端和地面站端两部分，最高支持分辨率为1280×720，每秒 25 帧的 MPEG-4实时视频编解码，平均码速率在5 Mbps 以下。图像分辨率和视频码率可通过上行遥控指令动态切换。视频数据与遥测数据实现了组帧传输。设备体积小、功耗低、可靠性高，成功完成了挂飞实验。
2 K6 \0 v( k' e
  W% u# q. y" K( j2 {* S无人机广泛应用于军事侦察以及民用测绘等领域，其中的机载视频图像系统是机载电子系统中的重要环节之一。无人机在高空飞行中对地面景物摄像，所得图像帧内目标像素小且目标数量大，这要求增大图像分辨率以提高目标物体的辨识度。此时数据量随之显著增加，与有限的无线带宽资源成为矛盾，故要求应用高效的视频编解码技术。在侦察等特殊应用领域要求视频传输的实时性，此时需要保证实时的视频编解码以及较小的图像延迟。在需多路视频传输且总数据率固定的情况下，可通过降低单路视频分辨率或提高单路压缩比来实现，故系统应可动态切换分辨率和压缩比，具备较大的灵活性。无人机与地面的通信中，除了要回传视频数据以外，还要向地面传输飞行器本身的下行遥测数据，若采用两个独立信道会导致传输效率较低，此时设计一个包括传统遥测数据和视频数据的广义遥测系统成为必需。
" A+ X( u& Y: L" X& Y0 n5 v文献设计并实现了一种机载视频图像压缩系统，但最高支持的图像分辨率为 704×576，不能满足当今对高分辨率图像的需求。文献给出了一种机载高清实时视频编码器的解决方案，适用于机载设备端的设计，但未给出包括地面站端软硬件设计在内的系统完整解决方案。针对以上特点，本文设计并实现了一种基于FPGA+DSP 的机载高清视频图像系统，包括机载设备端和地面站端两部分，最高支持分辨率为1 280×720，每秒 25 帧的MPEG-4实时视频编解码，码速率在5 Mbps 以下。并可通过上行遥控指令动态切换图像分辨率和视频码率，同时实现了视频数据与遥测数据的组帧传输。
0 L; R( z5 b" D- M2 ^本文首先对机载视频图像遥测系统进行概述，提出了系统的总体实现结构。然后具体给出系统的设计，分为硬件平台和程序算法两部分。硬件平台设计包括机载端视频采集、FPGA十DSP处理器和地面端 CPCI总线接口的设计，程序算法设计包括视频编解码算法、机载端 DSP程序和地面端上位机软件的设计。文章最后给出了系统挂飞实验的结果并作以总结。

1 e( |5 F0 o* r5 K$ t, ~# B0 f: k1 系统概述
机载视频图像系统主要由机载设备端和地面站端两部分组成，系统总体结构图如图1所示。
! R2 g" g+ ?5 Y$ S# V) h6 a4 v
1）机载设备端
( q2 n+ ^8 z/ ?. |( ~& u6 k! r0 ~视频 AD将影像传感器输出的高清视频模拟信号进行模数转换传递给 FPGA，FPGA 将预处理后的原始数字视频数据传递给 DSP进行实时视频编码，DSP完成视频编码后将压缩码流回传给 FPGA，在 FPGA 中，压缩视频码流与下行遥测数据组帧后进入调制部分;同时上行遥控指令进人 FPGA，对图像分辨率、视频码率进行控制。
9 g3 g) h) I+ L+ V" ^4 X& ~2 d2）地面站端
  j' T& o4 [: W' }8 o: J- \4 D解调后的数据进入 FPGA，FPGA将视频数据与遥测数据分离，其中遥测数据进入后续的分析处理，视频数据经 PCI9054，通过CPCI接口上传给上位机，上位机完成对视频压缩码流的实时解码播放以及存储回放。
9 }/ G3 t3 r& r
* U  B% B8 M) Y0 @2 F9 N) z. U2 系统设计
2.1 硬件平台
( r+ j5 ~- i& w- r5 D# ]5 i2.1.1 机载端视频采集
+ ?8 e+ z5 ^0 F7 O# d高清模拟视频信号为保证信号质量，常采用分量输出格式，如亮度信号（Y）和色差信号（Cr、Cb）三分量输出，同时场同步和行同步信号可采取叠加在分量信号上的内同步方式输出。本系统中高清视频信号采用720 p（1 280×720）格式，25 帧/秒，选用 TI 公司的视频 ADC 芯片TVP70025I完成该高清模拟视频的模数转换，采样精度及方式选取为8位，4∶2∶2（Y∶Cb∶Cr）采样。TVP70025I 与外部器件连接关系如图 2所示。TVP70025I输出数字化视频分量（Y、Cb 和 Cr）、数据时钟（DATACLK）、场同步（VSOUT）和行同步（HSOUT）信号给 FPGA，DSP通过IC总线对TVP70025I内部寄存器进行初始化设置，并启动模数转换过程。
$ b4 G3 `4 @; v+ C

风吹过后

视频采集在电子系统中占有越来越重要了，
$ o" H% D2 M& Z8 I2 Z现代要求具有，高分辨率、高品质、大容量、多路抽引等新特点。

jack_are

DSP与FPGA通过PCIe、SRIO、I2C 等相关通讯例程。这样能快速设计和测试，减少硬件设计失误。

刘工在线

FPGA并行速度快，主要用于采集数据