找回密码
 注册
关于网站域名变更的通知
查看: 146|回复: 2
打印 上一主题 下一主题

CPLD的JTAG口的设计如何定义

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2022-9-20 16:37 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
cpld的JTAG口的设计如何定义,不同型号的定义有什么不同吗?能拿Altera做个范例吗?
& ?0 V3 V. P( i* X; q8 t2 M

该用户从未签到

2#
发表于 2022-9-20 17:05 | 只看该作者
JTAG口有自己的规范IEEE 1149.1, 不管什么器件它的主要引脚都是一样的,最重要的引脚是TDI,TDO,TMS,GND,VCC这五根。但是有的时候你会看到有2×5共10根针的形式,很多管脚都是没用的,悬空。所以一般设计JTAG口的时候注意你的仿真器的接口是什么样的,它只有5根分散的线你JTAG有5个管脚就可以了,但是如果是排列好的,那么你得按照顺序与仿真器的信号对应起来。最后将JTAG口对应信号接到CPLD对应的调试管脚就可以了
# |. y4 n- O* ^, [

该用户从未签到

3#
发表于 2022-9-20 17:13 | 只看该作者
楼上说的很不错
5 J4 t% O. e4 `4 I
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-10-6 03:26 , Processed in 0.109375 second(s), 23 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表