找回密码
 注册
关于网站域名变更的通知
查看: 2452|回复: 1
打印 上一主题 下一主题

SPI总线上串联电阻与串行端接

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2011-12-16 18:00 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
最近在进行ESD测试时发现,板子的SPI总线上耦合了静电,结果是把CPU打死了,去掉SPI总线上串联的电阻或增加电阻的阻值,无论怎么打ESD,都不会把CPU打死,SPI总线也应该没有问题,但现在的问题是,怎么滤掉SPI总线上耦合的静电呢?或者其他对SPI的防护措施?  把电阻加到1K左右,真的不可以吗? 0 I0 @5 k% I) C) f* [( _
尝试过强制加上拉电阻,没有效果。ESD是水平耦合板和垂直耦合板测试!SPI总线是CPU引脚仿真的。
; m, v# c! v" G# [+ K0 F' H5 O/ G2 U) J2 }9 U4 Z- B% {* h+ r5 `

该用户从未签到

2#
发表于 2012-2-28 17:23 | 只看该作者
很古怪啊。串联电阻一般会提高抗ESD性能。5 ?5 b% L7 k( X9 v+ x' s
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-6-19 10:35 , Processed in 0.093750 second(s), 27 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表