找回密码
 注册
关于网站域名变更的通知
查看: 5719|回复: 10
打印 上一主题 下一主题

[仿真讨论] DDR2 VTT和VDD之间加一个100nf的电容有什么作用?

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2011-12-9 17:37 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式
10金币
如题,有人知道在DDR2的VTT和VDD之间加一个100nf的电容有什么作用么?
. y6 ?2 D- N! A8 a有可以提供相关的资料么?

最佳答案

查看完整内容

这是典型的Dimm的设计方法,通常在Dimm上DDR2的地址控制信号都是以VDD平面作为参考,所以这里将地址控制信号的VTT用电容接到VDD。但如果我们设计的DDR2的地址控制信号是以GND为参考,那这里的电容就应该接到GND而不是VDD。楼主去找dimm条的设计,几乎都是这样的。

该用户从未签到

2#
发表于 2011-12-9 17:37 | 只看该作者
这是典型的Dimm的设计方法,通常在Dimm上DDR2的地址控制信号都是以VDD平面作为参考,所以这里将地址控制信号的VTT用电容接到VDD。但如果我们设计的DDR2的地址控制信号是以GND为参考,那这里的电容就应该接到GND而不是VDD。楼主去找dimm条的设计,几乎都是这样的。

点评

正解  详情 回复 发表于 2021-5-18 20:29

该用户从未签到

3#
发表于 2011-12-10 16:54 | 只看该作者
问题不详细。* H3 k$ B7 |6 O: ^" p
我猜,可能是有线跨了两电源的分割。

点评

100nf的电容如果是方便回流是不是太大了点,对应的频率太低了点。这么低的频率是不是可以不用考虑跨分割了。另外补充一点100nf的电容有好多个接到VTT和VDD之间。这样构成回流路径是不是有点讲不通。。。  发表于 2011-12-10 17:08

评分

参与人数 1贡献 +2 收起 理由
beyondoptic + 2 有这个想法不错,呵呵。

查看全部评分

该用户从未签到

4#
 楼主| 发表于 2011-12-10 17:06 | 只看该作者
本帖最后由 beyondoptic 于 2011-12-9 21:12 编辑
1 k( C0 y6 x7 x% n" Y
" S- P3 J! l" N! z% }3 _% a可能说的是有点不清楚,但原理图是客户的,不便截图。1 a$ \+ a8 A( |/ w
补充一点100nf的电容有好多个接到VTT和VDD之间。
& u; w/ E4 n, w& A希望有见过这样设计的guide的大虾能分享一下,谢谢。

该用户从未签到

5#
发表于 2011-12-13 17:53 | 只看该作者
减小两电源间的阻抗!!!估计

该用户从未签到

6#
发表于 2011-12-14 08:34 | 只看该作者
查了很多资料,目前原因还是没找到.

点评

谢谢鲨鱼。。呵呵  发表于 2011-12-14 10:39

该用户从未签到

7#
 楼主| 发表于 2011-12-14 10:47 | 只看该作者
doya 发表于 2011-12-13 13:13
" Y. S9 C  a1 T% V# ?# n$ L6 j这是典型的Dimm的设计方法,通常在Dimm上DDR2的地址控制信号都是以VDD平面作为参考,所以这里将地址控制信号 ...
- S+ o) E. p; R% G! `
谢谢doya,觉得说的很有道理。我们这个设计确实是带DIMM的ddr29 Q7 t& n6 l4 [$ P4 X3 J. c
一般对于带DIMM的DDR2的地址命令信号由于处理器芯片内部和DIMM处都是参考了VDD。设计时候要求这些走线尽量参考VDD。

该用户从未签到

8#
发表于 2011-12-14 11:11 | 只看该作者
本帖最后由 shark4685 于 2011-12-14 11:22 编辑 % }" s0 O) j6 m1 s

1 t9 ?" L1 H, W0 v: m: c4 P( Q" P' i我的案例是DDR3颗粒!地址参考的是GND和VDD
: R5 E* h5 |7 e/ o$ N9 h/ c& |4 Z0 _9 q

该用户从未签到

9#
发表于 2012-1-11 10:06 | 只看该作者
本帖最后由 dzwinner 于 2012-1-11 10:07 编辑
$ h% |- q2 U% u5 g
shark4685 发表于 2011-12-14 11:11
5 W( y* L# r5 [* k  l4 o我的案例是DDR3颗粒!地址参考的是GND和VDD

0 B. A- ?) y) z9 C; Q5 o0 O: R; U3 T/ w% B+ {
版主你好!我最近也设计了一个DDR3,是2片的。我看到你截图中的设计好像是菊花链式的拓扑结构,但具体怎么出线还不是很清楚,可否把这一部分的走线PCB 发给我参考啊!谢谢了!如果实在不方便,每一层的截图发给我也可以。万分感谢!
2 B, o% P/ u, ]3 e9 O  f# L  k我的邮箱:77897767@qq.com
' c) {1 T: S  C% c) k% e. ?其他有这方面资料的,也请发给我,小地感激不尽!

该用户从未签到

10#
发表于 2012-1-20 16:37 | 只看该作者
我觉得这个电容是用来提供连接Vtt到Vdd的路径的。
1 i' ~5 j& e8 Z4 D3 d记得intel一份文档中有提到如果ddr之类的高频信号线换层的话,就在换层的地方每5个信号线放置一个小电容。

该用户从未签到

11#
发表于 2021-5-18 20:29 | 只看该作者
doya 发表于 2011-12-9 17:37
) y9 E7 X# _! @0 P  i6 _9 ]9 }- X这是典型的Dimm的设计方法,通常在Dimm上DDR2的地址控制信号都是以VDD平面作为参考,所以这里将地址控制信 ...
# c" H$ Q( D+ U+ o  r4 X
正解
. P4 S0 S6 r4 H" Y7 p: ]5 w7 A: ]( H/ G
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-6-28 04:38 , Processed in 0.109375 second(s), 33 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表