altera FPGA 倍频怎么设置

up_on

+ M8 Q1 r( g% L0 I5 ^+ Y
型号：EP2C8Q208C8N
4 w- `8 R: y, E) O: K

Get_W

1. 检查你使用的altera FPGA开发板的使用说明，查看里面是否有支持10倍频的pll。
8 x- V' q; @8 ]  U2. 如果有，请使用altera_mf 文件，找到该FPGA开发板里面倍频pll的实例化模块的名称 比如叫 altera_pll 然后输入需要倍频的参数。
! K5 {9 C; G& a, {- u  K4 f* T3. 在进行管教映射的使用，参照开发板的使用说明，把时钟输入引脚指定到参考说明的输入引脚， 把时钟输出（倍频后）的引脚指定到参考说明的输出引脚。

your_I

使用IP core， altera里面是PLL，设置输出频率，输入频率，Quartus工具会自动设置倍频和分频因子。也可以手动设置，输出相应频率的时钟。
当然系数是有限制的。

like_22you

用PLL锁相环，锁相环有IP核！