|
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
FPGA技巧Xilinx.rar
, B% l: i6 g) c7 P1 SHuaWei Verilog 约束.rar: \1 @" u- P( A, w5 e8 ]+ x
Synplify工具使用指南(华为文档)[1].rar___20074616444853030.rar
8 b- o+ u1 f; v% C# c! O/ xVerilog HDL 华为入门教程.rar4 Z: g. J* L2 M
Verilog典型电路设计 华为.rar
. v- O2 q" R+ t* s. b6 C华为coding style.rar
, \7 C4 x$ g* ^1 Q8 m! t, [华为FPGA设计规范.rar* F" ~9 e- \. [6 t: \
华为FPGA设计流程指南.rar( Q" p; F/ c5 E4 o0 |
华为VHDL设计风格和实现.rar
7 s: B+ ^# p t. n2 V6 }2 [# M# s华为面经.doc
) V" i& r6 }+ i b% z7 K% M华为面经.rar0 o0 R! {/ |7 S( r# L( |
华为以太网时钟同步技术_时钟透传技术白皮书.rar2 U% B3 v% w+ l( F) }
华为硬件工程师手册目前最全版本（159页).rar% p" \# B' `; h* x6 {$ V3 g3 x; V
华为专利：华为小数分频.rar
: z& T7 G0 o$ ^3 S0 u+ F4 p! U( s华为专利：一种快速无毛刺的时钟倒换方法.rar) ]& r8 P4 L- q# m
华为专利——一种将异步时钟域转换成同步时钟域的方法.rar2 h' {/ D, P: ^& B
静态时序分析与逻辑[1]..rar. w5 y7 z5 ~7 x& e
3 ^7 m+ G8 G! ~6 d
|
|
/1 
发表于 2022-9-15 10:53
收藏
淘帖
支持！
反对！