|
EDA365欢迎您登录!
您需要 登录 才可以下载或查看,没有帐号?注册
x
FPGA技巧Xilinx.rar
, d& w! F8 H, R8 Z/ W4 j$ u6 uHuaWei Verilog 约束.rar# i3 G# |! q9 o0 x: i) @
Synplify工具使用指南(华为文档)[1].rar___20074616444853030.rar
. n' ~ r8 C; ^, Y! L) gVerilog HDL 华为入门教程.rar
3 w+ J. m# I3 a( D6 ?Verilog典型电路设计 华为.rar
8 t# E, M5 C8 v1 v9 ]/ e( Z- N+ X华为coding style.rar- h, P d: p% A2 R0 j5 M
华为FPGA设计规范.rar( C- [/ V3 C% }' R) g: C/ C
华为FPGA设计流程指南.rar$ F/ w" U( O8 C! i5 s
华为VHDL设计风格和实现.rar
c3 H6 B1 B1 J5 J [8 J华为面经.doc8 E( K7 i D4 Z) @/ z$ \- d
华为面经.rar
0 K5 L9 G) J) S' b5 b1 L+ W华为以太网时钟同步技术_时钟透传技术白皮书.rar
/ S6 m$ Y/ Y4 e, @5 \1 Q华为硬件工程师手册目前最全版本(159页).rar
. i5 q8 \' |- `0 K* M华为专利:华为小数分频.rar
/ S/ @# N0 J* P( [( _% d华为专利:一种快速无毛刺的时钟倒换方法.rar
5 w2 g, J1 h6 G华为专利——一种将异步时钟域转换成同步时钟域的方法.rar
7 l3 g. p3 f, x, e静态时序分析与逻辑[1]..rar& f8 u4 k5 N) s7 j) r$ Z
8 f- |9 Z0 P% C: {: k5 @2 `
|
|