本站微信 收藏本站 设为首页
 找回密码
 注册
关于网站域名变更的通知
EDA365电子论坛网»电子社区 › 研发技术版块 › FPGA|CPLD论坛 › 什么是fpga异步时钟？
返回列表 发新帖
查看: 144|回复: 2
打印 上一主题 下一主题

什么是fpga异步时钟？

[复制链接]
hfiwioq
  • TA的每日心情
    开心
    2022-1-24 15:10

    • 签到天数: 1 天

    [LV.1]初来乍到
    跳转到指定楼层
    1#
    发表于 2022-9-9 10:57 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

    EDA365欢迎您登录！

    您需要 登录 才可以下载或查看，没有帐号？注册

    x
    什么是FPGA异步时钟？
    , P. K3 T6 Q: N4 T

    下载资料威望不够？点击查看获取威望的N种方法>>
    回复

    举报

    EDA365微信号及QQ群号！
    we_happiness

    该用户从未签到
    2#
    发表于 2022-9-9 13:11 | 只看该作者
    因为全局时钟需要驱动很多模块，所以全局时钟引脚需要有很大的驱动能力，FPGA一般都有一些专门的引脚用于作为全局时钟用，它们的驱动能力比较强。但是如果这些引脚用完了，就只能用一般的引脚了，而它们的驱动能力不强，有可能没法满足你的时序要求。（驱动能力小的，产生的延迟会大一些）

    下载资料威望不够？点击查看获取威望的N种方法>>
    回复 支持 反对

    举报

    I_believe
  • TA的每日心情
    开心
    2022-1-29 15:03

    • 签到天数: 2 天

    [LV.1]初来乍到
    3#
    发表于 2022-9-9 13:16 | 只看该作者
    就是整个基于fpga的数字电路的系统主时钟的频率。全同步的数字电路设计，一般使用一个全局时钟，作为驱动所有时序逻辑的主时钟。但如果设计比较复杂，可能会引入多个主时钟，即多时钟域的设计。这时，fpga系统时钟频率约束就默认对应于所有主时钟的频率约束。如果希望设定不同的时钟频率约束，就必须单独给每个主时钟设定约束。
    4 a7 y! ?" n5 z4 l0 _6 J

    下载资料威望不够？点击查看获取威望的N种方法>>
    回复 支持 反对

    举报

    返回列表 发新帖
    高级模式
    B Color Image Link Quote Code Smilies
    您需要登录后才可以回帖 登录 | 注册

    本版积分规则

    关闭

    推荐内容上一条 /1 下一条

    EDA365公众号

    关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

    GMT+8, 2025-11-1 04:37 , Processed in 0.140625 second(s), 23 queries , Gzip On.

    深圳市墨知创新科技有限公司

    地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

    快速回复 返回顶部 返回列表