找回密码
 注册
关于网站域名变更的通知
查看: 538|回复: 2
打印 上一主题 下一主题

MAX3000A可编程逻辑器件DataSheet

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2022-9-8 10:02 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
MAX3000A器件包含32到512个宏单元,组合成16个宏单元组,称为逻辑阵列块(LAB)。每个宏单元都有一个可编程的与/固定的或阵列和一个可配置的寄存器,具有独立的可编程时钟、时钟启用、清除和预设功能。为了构建复杂的逻辑功能,每个宏单元可以补充可共享扩展器和高速并行扩展器乘积项,每个宏单元提供多达32个乘积项。MAX3000A器件提供可编程速度/功率优化。设计的速度关键部分可以高速/全功率运行,而其余部分则以低速/低功率运行。这一速度/功率优化特性使设计人员能够配置一个或多个宏单元以50%或更低的功率运行,同时仅增加一个标称时序延迟。MAX3000A器件还提供了一个选项,可降低输出缓冲器的压摆率,从而在非速度关键信号切换时最大限度地减少噪声瞬变。所有MAX3000A器件的输出驱动器均可设置为2.5V或3.3V,并且所有输入引脚都可承受2.5-V、3.3-V和5.0-V,从而允许MAX3000A器件用于混合电压系统。Altera开发系统支持MAX3000A器件,这些集成软件包提供原理图、文本(包括VHDL、Verilog HDL和Altera硬件描述语言(AHDL))以及波形设计输入、编译和逻辑综合、仿真和时序分析和设备编程。该软件提供EDIF200和300、LPM、VHDL、Verilog HDL和其他接口,用于其他基于行业标准PC和UNIX工作站的EDA工具的额外设计输入和仿真支持。该软件可在基于Windows的PC以及Sun SPARCstation和HP9000系列700/800工作站上运行。# p! s$ N7 i: Q0 X* `2 x
8 o2 u& K* K& @( _! B* ?( S: ?
" F4 z2 N5 M/ V- ]; G; I6 k/ A8 u
特点:
& L& n2 ]9 a: [■ 基于 MAX® 架构的高性能、低成本 CMOS EEPROM 可编程逻辑器件 (PLD)(见表 1)3 n2 h8 E  ?" o: [
■ 通过内置 IEEE Std 实现 3.3V 系统内可编程性 (ISP)。具有高级引脚锁定功能的 1149.1 联合测试行动组 (JTAG) 接口4 o: C. C- ^; D3 F! d' @
– ISP 电路符合 IEEE 标准。 1532
7 w, ^" w- {5 f■ 符合 IEEE 标准的内置边界扫描测试 (BST) 电路。 1149.1-1990
. b" v4 v4 z$ W6 C! P+ v/ ~■ 增强的 ISP 功能:3 r' q, X6 x" t  E4 F( K
– 增强的 ISP 算法可加快编程速度0 P% h' C( V% I/ n
– ISP_Done 位以确保完整的编程% U5 \( a) e( B2 ?9 D" {5 b# k# P
– 在系统编程期间 I/O 引脚上的上拉电阻
0 V& p$ n  \+ M4 z2 `■ 600 到 10,000 个可用门的高密度 PLD! _! o& L3 @. F9 j1 @
■ 4.5-ns 引脚到引脚逻辑延迟,计数器频率高达 227.3 MHz- I6 u! c0 T4 Y6 U% v" V3 ]+ l
■ MultiVoltTM I/O 接口使器件内核能够在 3.3 V 下运行,而 I/O 引脚与 5.0–V、3.3–V 和 2.5–V 逻辑电平兼容
- _9 e+ v" q" l; D/ T: x7 A+ I" ]■ 各种薄四方扁平封装 (TQFP)、塑料四方扁平封装 (PQFP)、塑料 J 引线芯片载体 (PLCC) 和 FineLine BGATM 封装的引脚数从 44 到 256( _; T9 M+ a0 H7 y+ Q" _! w1 D
■ 热插拔支持' u- x2 I- R( o  J0 h5 S$ H( _: M
■ 可编程互连阵列 (PIA) 连续布线结构,可实现快速、可预测的性能- B. B& S) D; n8 W* G7 Y# c
■ 工业温度范围9 m; X: t. l8 x2 |
. h4 _, n! G. O. S: Z
MAX3000A器件特性% n5 c9 T% L; Q" T% B; d
FeatureEPM3032AEPM3064AEPM3128AEPM3256AEPM3512A
Usable gates6001,2502,5005,00010,000
Macrocells3264128256512
Logic array blocks2481632
Maximum user I/O pins346698161208
tpD (ns)4.54.55.07.57.5
tsu (ns)2.92.83.35.25.6
圮01 (ns)3.03.13.44.84.7
fcNT (MHz)227.3222.2192.3126.6116.3
( ^: Q. g2 H7 K. E2 l/ r
' O/ t- T( ^2 [
MAX3000A器件架构基于高性能LAB的链接。LAB由16个宏单元阵列组成,如图1所示。多个LAB通过PIA链接在一起,PIA是一条由所有专用输入引脚、I/O引脚和宏单元供电的全局总线。
/ g$ M* N5 W' n: OMAX3000A宏单元可以单独配置为顺序或组合逻辑操作。宏单元由三个功能块组成:逻辑阵列、乘积项选择矩阵和可编程寄存器。图2显示了一个MAX3000A宏单元。9 d# j% o0 n& K% `
6 W% M7 |  u0 y$ @8 ^

max3000_handbook.pdf

709.08 KB, 下载次数: 0, 下载积分: 威望 -5

该用户从未签到

2#
发表于 2022-9-8 10:45 | 只看该作者
严谨的资料,带来清新的思维、活跃的创新。

该用户从未签到

3#
发表于 2022-9-8 14:53 | 只看该作者
真的很不错。讲解的非常详细。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-11-1 04:37 , Processed in 0.156250 second(s), 26 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表