基于虚拟仪器与FPGA的多类型信号模拟器设计

STGing

随着现有各类信号接收机不断推陈出新，为满足接收机测试所使用的信号多样性、参数可调等需求，对信号产生技术进行了研究，根据现有主流雷达、通信等信号，设计了一种新颖的基于虚拟仪器与FPGA 的多类型信号模拟器;其中多类型信号模拟软件使用C语言基于LabWindows/CVI开发;通过模拟软件与 FPGA控制数据的传输，使用 PCIE接口与总线先将信号数据传输至硬件部分的 DDR3存储器中进行缓存，而后从 DDR3存储器读取到DAC模块中，最终经数模转换，通过两个通道输出模拟信号;与传统的模拟器相比，所提出的软硬件体系架构在集成度、通用性、灵活性、可扩展性、系统成本等方面均取得较为显著的提升;测试结果表明模拟器能正常工作，性能满足使用需求。
. C+ |; M  q5 |9 w: ^; w
7 c: b" ]! a9 h+ @8 {信号模拟器在接收机研发、生产、测试过程中均发挥着重要的作用，一款可靠而优秀的信号模拟器既能准确而全面地对接收机进行测试，也能客观而真实地评价接收机的理论设计与实际性能。当前雷达回波信号模拟器、塔康地面信标信号发生器、水下目标回波发生器等各类专用的信号模拟/发生器层出不穷。然而由于各类信号体制不一、生成方式各异，同时考虑到灵活性、成本等因素，难以通过对各类专用信号模拟/发生器进行简单叠加，从而得到普遍适用于各类接收机测试的多类型信号模拟器。为解决这一问题，一些学者对信号的软件模拟方法进行了研究，取得了一些成果。然而完成信号在软件中的生成后，普遍使用信号源、USB+FPGA或美国国家仪器公司（National Instruments，NI）的数据采集卡输出模拟信号。前者提高了系统成本，且一体化程度不高;后两者采集速率一般为1～10 MS/s，速率过低。因此开展兼具灵活性、低成本和高采集速率等特性的信号模拟器研究具有十分重要的意义。
: V7 a! U, Q. v$ x2 Y; i基于虚拟仪器技术的系统开发平台可采用编程语言对各类信号的产生进行软件实现，其人机界面简单友好，参数设置灵活，具备一定的扩展性，对设计开发多类型信号模拟器的软件部分具有极大的优势。使用现场可编程门阵列（Field Programmable Gate Array，FPGA）平台进行处理，通过数模转换器（Digital Analog Converter，DAC）输出信号，具有成本较低与系统集成度高的优势。
本文以接收机测试常用的雷达、通信、杂波、干扰、噪声、回波等信号为对象，以LabWindows/CVI与Vivado 为主要开发平台，基于虚拟仪器技术与 FPGA技术，开展多类型信号模拟器的软硬件设计，实现多种类型信号的生成与输出。
* Y" `- J# q, u$ F# R7 T( l: r
* f6 e, Z. }. h5 l" }1、系统总体方案设计
% z2 O5 G, h8 p7 g+ v! R; ~模拟器系统的结构如图1 所示，使用单板机中的多类型信号模拟软件，通过设置各类参数，生成模拟信号数据。，其中信号数据可导出为数据文件。同样，满足格式要求的外部数据文件可读取到模拟软件中。软件模拟箔条干扰信号时，需调用 Matlab软件以提高计算速度。单板机通过外部控制器接口传输（Peripheral Component Interconnect Ex-press，PCIE）总线与搭载 FPGA 的信号处理板相连，从而实现从多类型信号模拟软件到模拟器硬件的数据下载。用户通过软件与FPGA，控制信号数据的数据下载、停止传输、断开连接。最终通过 DAC模块输出低频、高频两路信号。
$ a7 v6 b, Y& @+ @( {
. s( U) {( v  S4 q0 [% v: n% G
2、硬件电路设计
7 O2 o0 k& z' s) X系统硬件集中在两块板卡上，其中单板机负责运行多类型信号模拟软件和 Matlab 软件。信号处理板负责对收到的信号进行存储与数模转换。两块板卡的载体为 PXIe/PCle 机箱，通过背板上的 PCIE 总线实现两板卡之间的高速通信。
单板 机系统为 Windows7 专业版，处理器为 i7一2710QE，主频为2.1 GHz。满足 LabWindows/CVI与 Mat-lab对系统的要求。
信号处理板主要由 FPGA、PCIE 模块、DAC模块和第三代双倍数据速率（Double Data Rate 3 Gen，DDR3）存储器组成。

2.1 信号处理板设计
信号处理板的组成如图 2所示，主要由 FPGA 单元和管理单元组成。其中管理单元负责板卡内电源管理、FPGA 接口电平转换、时钟电源控制和配置。前面板配置有多路RS422 和调试接口，支持外部参考时钟输入。背板连接8路吉比特收发器（Gigabyte Transceiver，GTx）接口、4 路串行高速输入输出（Serial RapidIO，SRIO）接口和多路低压差分信号 （Low Voltage Differential Signaling，LVDS）接口。
& O- Q8 o3 g/ I' p
信号处理板选用 Xilinx Virtex—7系列的高性能 FPGA xc7vx690tffgl761作为主控处理器，板卡上挂载了两片DDR3 同步动态随机存取存储器（Synchronous Dynamic Random Access Memory, SDRAM)。

2.2 硬件接口设计
( n1 s6 k/ T" s5 H3 |* J" C1 L硬件接口包括存储接口、FMC接口、背板接口。存储接口主要由一片闪存 Flash、两组 DDR3存储器组成。Flash 容量为 256 MB，用于加载FPGA 软件。每组DDR3存储器容量为2 GB，用于数据缓冲。FMC接口包括80组LVDS和8组 GTx，其中GTx 支持PCIE。背板接口由4组 SRIO（支持 PCIE），多组 LVDS和8 组GTx组成。
2 P/ R; }7 v. Y  }; N5 t
2.3 DAC模块设计
DAC模块为信号处理板上搭载的一片 FMC230子卡，采用4DSP公司 SD180，系统结构如图3所示。模块内含两枚 AD9129 芯片与一枚 AD9517芯片，前者提供双通道数模（D/A）转换与输出（分别为 D0与D1），分辨率可达14位，更新速率最高可达5.6 GSPS;后者提供最高可达12路的稳定时钟，集成了锁相环（Phase LockedLoop，PLL）和压控振荡器（Voltage-Controlled Oscillator，VCO）。由于设计输出信号频率最高达到5 GHz，故开启一枚 AD9129芯片的混频模式，以正确输出高频信号。


2.4 PCIE 接口设计
* V6 M! O7 f+ [& t0 V1 R8 A7 I3 }PCIE接口实现信号处理板和单板机的连接，自适应 5 Gbps/lane和2.5 Gbps/lane线速率，最大数据带宽 2 GB/s （5 Gbps/lane线速率）。支持对 FPGA 用户逻辑的 IO访问和直接存储器读取（Direct Memory Access，DMA）传输。DMA 模式下，数据从单板机内存传输到 FPGA 速度为1100 MB/s（5 Gbps/lane）。PCIE 接口信号分布如图 4 所示。
直接使用Xilinx公司Virtex7系列 FPGA提供的 PCI—Express硬核实现 PCIE接口的数据下发功能。PCIE 硬核集成了PCIE的事务层、数据链路层、物理层和配置管理层，相当于将 PCIE桥接芯片集成到FPGA中。开发者只需要在开发FPGA程序时，在开发平台中调用IP 核并进行相应设置。
7 ^" T' d* h; ~! u) T" E6 |6 q0 Z- h& t

7 o6 N0 W+ y' q/ t

Maskman

虚拟仪器是搞什么的，我就缺一个示波器。示波器还是很贵的

Ele_insect

Maskman 发表于 2022-9-7 13:03
7 b9 H2 ?* t+ G# |* `2 E虚拟仪器是搞什么的，我就缺一个示波器。示波器还是很贵的

也就一千多，一般就够用了。